EDN China > 其它文章 > 可编程器件 > FPGA > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

ISE时序约束笔记3——Global Timing Constraints

作者:ilove314: EDN China?? 2009年03月10日 ?? 收藏0

  EDN博客精华文章??作者:ilove314

  问题思考

  哪些路径是由CLK1进行周期约束?

  哪些路径是由pad-to-pad进行约束?

ISE时序约束笔记3——Global Timing Constraints

点击看原图

  OFFSET约束

  OFFSET约束覆盖以下路径:

  ——从input pads到同步单元(OFFSET IN)

  ——从同步单元到output pads(OFFSET OUT)

OFFSET约束

点击看原图

  OFFSET约束特性

  OFFSET约束自动计算时钟分布延时

  1.提供最准确的时序信息

  2.大量增加输入信号到达同步单元的时间(时钟和数据路径并行)

  3.大量减少输出信号到达输出管脚的时间(时钟和数据路径先后)

  OFFSET约束也可以解释时钟输入抖动——使用抖动确定关联的周期约束

  时钟延时

  数据路径延时和时钟分布延时都需要在OFFSET计算中使用到

  ——OFFSET IN = T_data_in – T_clk_in

  ——OFFSET OUT = T_data_out + T_clk_out

时钟延时

点击看原图


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

ISE? 时序约束? 时钟延时?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈