EDN China首页 > 高级搜索 > 时序电路

时序电路 时序电路 搜索结果

时序电路
本专题为EDN China电子技术设计网的时序电路专题,内容全部来自电子技术设计网精心选择与时序电路相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到41篇文章
2012-06-05 工作在高频率的简单锯齿波发生器
电路使用了一只施密特触发器作为反相器,接成一个经改进的非稳态多谐振荡器。输出波形是时序电容CT上的电压,它在反相器的上、下阈值电压之间作斜升变化。
2012-01-17 ARM在嵌入式linux内核裁剪与移植的应用
微处理器用一片或少数几片大规模集成电路组成的中央处理器。这些电路执行控制部件和算术逻辑部件的功能。微处理器与传统的中央处理器相比,具有体积小,重量轻和容易模块化等优点。微处理器的基本组成部分有:寄存器堆、运算器、时序控制电路,以及数据和地址总线。
2011-11-07 盛群半导体推出新一代的 CCD监控摄影机处理器: HT82V863R
盛群半导体推出 HT82V863R 新一代的 CCD监控摄影机处理器,相较于上一代80LQFP 的产品 HT82V862R,采用更精简的 64LQFP封装,除整合原有的高精密 CCD时序产生器(High-precision CCD Timing Generator)、数字锁相环电路(Digital Lock Loop)、电视影像编码器(TV Encoder)、视频数字模拟转换器(Video D/A Converter)、视频放大器(Video Amplifier)、1.8V稳压器(1.8V Regulator)及低压复位/上电复位(LVR/POR)等电路外,新的影像处理器(Image Signal Processor)在低照(Low-Luminance)、色彩(Color)及噪声(Noise)等各项影像处理(image processing)上,表现(performance)都比 HT82V862R 优秀。
2011-07-18 (多图) FPGA控制下面阵CCD时序发生器设计及硬件实现
在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上,对可调节曝光时间的CCD时序发生器及其硬件电路进行设计。选用FPGA器件作为硬件设计平台,使用VHDL语言对时序关系进行了硬件描述。采用QuartusII 8.0对所设计的时序发生器进行了功能仿真,并以Altera公司的可编程逻辑器件为核心进行硬件适配。实际测试表明,所设计的驱动时序发生器能够满足面阵CCD的驱动要求。实现了设计目的。
2011-06-22 (多图) 基于MAX6675多路温度采集系统设计与实现
应用温度采集芯片MAX6675,将其与K型热电偶结合,利用CPLD对其进行控制,实现一个多路温度采集系统。文中介绍了系统的硬件电路结构,并根据芯片的内部时序介绍了CPLD内部逻辑电路的设计。
2011-06-20 为什么选择旁路电容很重要
设计人员在选择旁路电容,以及电容用于滤波器、积分器、时序电路和实际电容值非常重要的其他应用时,都必须考虑这些因素。若选择不当,则可能导致电路不稳定、噪声和功耗过大、产品生命周期缩短,以及产生不可预测的电路行为。
2011-05-23 (多图) Altium Designer中的电路仿真技巧
Altium Designer的混合电路信号仿真工具,在电路原理图设计阶段实现对数模混合信号电路的功能设计仿真,配合简单易用的参数配置窗口,完成基于时序、离散度、信噪比等多种数据的分析。
2011-03-28 (多图) 基于Max+ PlusⅡ 的PCM30/32路系统仿真
PCM 是将模拟信号变换成数字信号的常用方法。为了研究PCM30/ 32 路系统的发端时序与帧结构,采用Max+ Plus Ⅱ设计出了该系统的电路图,并在Max+ Plus Ⅱ中对该电路进行了仿真。
2010-12-14 下一代STA工具Tekton
作为下一代STA工具,Tekton提供了突破性的单CPU多模/多角性分析性能,能够在几分钟内为上千万单元级的电路提供时序更新。同时,它还完全支持串扰分析和AOCV分析,并且内嵌了一款可在有极高精度要求时使用的SPICE引擎。
2010-11-30 (多图) 爱特梅尔基于ARM Cortex-M3微控制器嵌入信号完整性解决方案
爱特梅尔(Atmel)凭借新一代基于ARM Cortex-M3的SAM3微控制器,锁定了片内嵌入信号端接解决方案的目标。这一选择根据支持渠道与现场应用工程师的现场反馈作出;它可以在满足最小嵌入式外设时序限制,同时又不会造成开关速度过快。爱特梅尔的SAM3产品是专门为应对信号与功率完整性问题,同时尽量减小PCB面积而设计。常见的信号端接模式有两种:片内增加并联或串联电路
2010-08-30 (多图) 基于FPGA的CCD驱动设计
以往大多是采用普通数字芯片实现驱动电路,CCD外围电路复杂,为了克服以上方法的缺点,利用VHDL硬件描述语言.运用FPGA技术完成驱动时序电路的实现。该方法开发周期短,并且驱动信号稳定、可靠。系统功能模块完成后可以先通过计算机进行仿真,再实际投入使用,降低了使用风险性。
2010-05-05 (多图) 基于FPGA的面阵CCD驱动电路的设计
本文主要介绍CCD传感器驱动电路的设计,包括驱动时序产生电路、电源变换电路和驱动器电路。其中,驱动时序产生电路向CCD传感器提供正常工作所需要的各种时序脉冲;电源变换电路向CCD提供正常工作时所需的各种直流偏置电压;驱动器电路用来提高驱动时序的驱动能力。
2009-09-25 (多图) 基于VHDL的多功能可变模计数器设计
计数器是数字系统中使用最多的时序电路之一,不仅能用于对时钟脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。可变模计数器由于计数容量可以根据需要进行变化,为其广泛使用创造了便利。这里在QuartusⅡ开发环境下,用VHDL语言设计了一种具有清零、置数、使能控制、可逆计数和可变模功能的计数器。
2009-08-13 65nm超大规模集成电路时序收敛解决方案
时序收敛的不确定性由片上工艺偏差,片外工作环境和电路时序模型精度等因素引起。为了实现时序收敛,IBM开发了一套层次化、高效的时序分析组件来完成高性能的大规模集成电路设计,并引入新的时序分析工具和方法。
2009-05-22 基于CPLD技术的数字时序控制电路设计
本文介绍了如何利用CPLD数字控制技术对时序电路进行改进。
2009-05-20 (多图) 基于CPLD技术的数字时序控制电路设计
本文利用CPLD数字控制技术对时序电路进行改进。CPLD是新一代的数字逻辑器件,具有速度快、集成度高、可靠性强、用户可重复编程或动态重构其逻辑功能等特点。利用CPLD芯片和数字控制技术设计的时序电路,可将时序控制的精度提高到纳秒级,并且工作稳定,不受温度的影响,有利于系统定位精度的提高。
2009-02-19 (多图) 基于FPGA的高速可变周期脉冲发生器的设计
从模拟结果看出,本文给出的设计完全可以达到设计要求。由于FPGA的运行速度最高可以达到100 MHz量级,输出的脉冲调节步长和最小宽度都可以到ns量级。在此基础上,笔者设计了一个多路可调脉冲周期的时序电路,并运用在团簇粒子的核物理实验中。收到满意效果。
2008-12-24 手机数字基带处理芯片中的静态时序分析
静态时序分析简称它提供了一种针对大规模门级电路进行时序验证的有效方法。静态时序分析是相对于动态时序分析而言的。动态时序分析时不可能产生完备的测试向量,覆盖门级网表中的每一条路径。因此在动态时序分析中,无法暴露一些路径上可能存在的时序问题;而静态时序分析,可以方便地显示出全部路径的时序关系,因此逐步成为集成电路设计签字认可的标准。
2008-12-01 同步与异步复位以及相关的亚稳态状况与设计可靠性
通常情况下(已知复位信号与时钟的关系),最大的缺点在于异步复位导致设计变成了异步时序电路,如果复位信号出现毛刺,将会导致触发器的误动作,影响设计的稳定性。
2008-10-10 测试检验电路时序的FPGA逻辑验证分析仪
本文所介绍的基于虚拟仪器技术的逻辑验证分析仪,采用FPGA技术来实现仪器硬件部分的主要设计,应用图形化编程语言LabVIEW来实现仪器的测试软件设计。文中阐述了虚拟FPGA逻辑验证分析仪的总体设计方案及其工作原理,并对仪器的两个主要工作环节的开发设计作了具体介绍。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈