EDN China首页 > 高级搜索 > 时序波形

时序波形 时序波形 搜索结果

时序波形
本专题为EDN China电子技术设计网的时序波形专题,内容全部来自电子技术设计网精心选择与时序波形相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到9篇文章
2012-06-05 工作在高频率的简单锯齿波发生器
电路使用了一只施密特触发器作为反相器,接成一个经改进的非稳态多谐振荡器。输出波形时序电容CT上的电压,它在反相器的上、下阈值电压之间作斜升变化。
2010-06-18 (多图) 基于CPLD的CCD信号发生器的研究
本文设计了一种基于CPLD的可编程宽频、高精度CCD信号发生器。充分利用CPLD 的可编程性,模拟出CCD在各种复杂环境下的采集信号,同时满足系统对波形时序的要求, 输出信号频率达到11MHz。
2008-12-01 低失真、覆盖三个十倍频程的锁定同步正弦波发生器
测试、校准、普通系统操作等模拟应用经常需要具有准确振幅和频率、THD(总谐波失真)很低的正弦波形。一些应用要求此类波形的发生器能用外部时序信号来使输出准确同步。简单的正弦波发生器能提供多个性能级别,但保持低THD和恒定振幅是个问题,特别是如果输出和同步信号必须在扩展的频率范围内保持锁定的话。
2008-07-27 TimeQuest就一定要搞定——看懂时序波形
时序分析和时序约束在很多朋友看来是FPGA设计中的“高级”技术,是可以“明天再学”的功课。想一想,我们设计的每一个正确运行的数字电路在每一个ps内都正在我们有意或者无意设定的时序约束范围内运行着——时序分析这门所谓“高级”的技术,体现的正是数字电路运行的基本原理。我们今天放弃学习的科目,正是我们最需要学习的“基本”技术。
2008-05-31 示波器和逻辑分析仪在测试信号电路时有什么区别
使用过示波器的朋友都应该知道,示波器具有较高垂直分辨率,可以清晰的看到波形的细节。而且还有伏/格 和秒/格 等旋转按钮来辅助我们去更好地了解我们所需要观察的波形。而逻辑分析仪只有1位垂直分辨率,根据设定的阀值来判断被测信号为逻辑值'0'还是'1'。逻辑分析仪更关注多通路之间的的时序和状态关系。
2007-09-14 (多图) PCI总线I/O时序波形观测及分析
这种测试I/O写时序的方法是可行的。采用类似方法还可测试I/O读时序波形。对于研究PCI总线的时序提供了一种可行有效的方法。
2007-09-12 IBIS与Spice时序不匹配的问题
模拟 IBIS(I/O 缓冲器信息规范)模型及其晶体管级 Spice 副本会在 IBIS 和 Spice 模拟波形之间产生不匹配问题
2007-09-09 (多图) PCI总线I/O时序波形观测及分析
PCI总线(Peripheral Component Interconnect)即外设部件互连,是一种新型的、同步的、高带宽的、独立于处理器的总线。从1992年创立规范到如今,PCI总线已成为了事实上计算机的标准总线。
2006-10-15 DSP完成的实时信号模拟器
本文基于DSP设计了一种可编程实时信号模拟器。该模拟器包括USB、模拟、数字、用户自定义接口。其中USB接口可以方便地和PC机进行通信,模拟、数字和用户接口输出模拟器产生的模拟和数字信号。DSP是模拟器的核心器件,对数据进行处理,和各部分的管理。FPGA完成DAC等器件的时序及接口控制等。本模拟器提供在线升级功能,用户经USB接口可对板上的FPGA和DSP程序进行升级。另外,FPGA编程可产生用户需要的各种接口信号。这样便于和其他模块进行连接,扩大了适用范围。DSP编程可以产生用户需要的波形。该模拟器在数据通信系统等领域,具有一定的实用意义。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈