EDN China首页 > 高级搜索 > 工艺IP

工艺IP 工艺IP 搜索结果

工艺IP
本专题为EDN China电子技术设计网的工艺IP专题,内容全部来自电子技术设计网精心选择与工艺IP相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到59篇文章
2015-08-27 IIC参展商预告(七):Kilopass为物联网提供最好的非易失性存储器技术
Kilopass是嵌入式非易失性存储器(NVM)IP的领导厂商,它的在OTP NVM方案有着强大的能力,以升级到更先进的CMOS工艺。晶圆代工和IDM厂商可以更灵活地采用这些IP解决方案,同时也还更好的满足更高集成度、更高密度、更低成功与功耗、更长电池续航和更安全的要求。
2015-03-26 FPGA开发之IP核:软核、硬核以及固核概念
IP核是具有知识产权核的集成电路芯核总称,是经过反复验证过的、具有特定功能的宏模块,与芯片制造工艺无关,可以移植到不同的半导体工艺中。到了SOC阶段,IP核设计已成为ASIC电路设计公司和FPGA提供商的重要任务,也是其实力体现。对于FPGA开发软件,其提供的IP核越丰富,用户的设计就越方便,其市场占用率就越高。
2015-03-03 Synopsys推出全新DesignWare中等容量非易失性存储器
Synopsys全新DesignWare中等容量非易失性存储器(NVM)IP使芯片成本降低多达25%,作为嵌入式闪存的替代方案,该NVM IP无需额外光罩和附加工艺步骤。
2014-12-09 “软”策略构筑“硬”实力——看赛灵思FPGA如何走向新境界
FPGA作为有史以来最具创新性的半导体器件,一直都走在架构和工艺的最前沿。也正是因其较高的技术门槛和IP要求,这一领域的玩家几乎屈指可数。两家主流的FPGA厂商在架构创新和工艺制程的提升方面你追我赶,竞争甚是激烈。不过,这一局面开始呈现出一些新的发展态势,几年的攻城掠地后,他们都在自己所专注且擅长的领域赢得了一席之地,差异化特征越来越明显。
2014-09-03 赛普拉斯和华力微电子展示可工作的采用55纳米嵌入式闪存IP的硅光电池
赛普拉斯和华力微电子展示可工作的采用55纳米嵌入式闪存IP的硅光电池,高性价比的SONOS嵌入式非易失性存储器为下一代智能卡和物联网应用带来高良率和具有可扩展性的工艺.
2014-05-09 安森美推出180nm工艺上经过认证的新IP模块
安森美半导体推出180nm工艺上经过认证的新IP模块,帮助缩短上市周期,ONC18工艺上经过认证的知识产权帮助降低重新设计风险,并提升产品设计周期及成本的可预测性.
2014-05-08 Synopsys全新IP将USB PHY的实现面积缩小达50
Synopsys全新已流片DesignWare USB 3.0和USB 2.0 femtoPHY IP将面积缩小高达50%.采用14/16nm FinFET和28nm工艺的小片芯占用面积PHY降低了消费类、移动、存储及网络应用的硅成本.
2014-03-06 瑞萨研发出28nm微控制器的嵌入式闪存工艺
瑞萨电子研发出业内首创的28nm微控制器的嵌入式闪存工艺,创立了可扩充车用微控制器的片上闪存容量的28nm制程工艺.半导体及解决方案供应商瑞萨电子株式会社宣布其已研发出业内首项应用于28 nm制程工艺的微控制器(MCU)的 28纳米(nm)闪存知识产权(IP)。
2014-02-10 ARM与中芯国际针对移动与消费应用扩展28纳米制程工艺IP合作
ARM与中芯国际针对移动与消费应用扩展工艺IP合作为高性能系统级芯片设计提供创新IP支持.
2013-07-24 Avago于28nm CMOS工艺达成32Gbps的SerDes性能
Avago Technologies于28nm CMOS工艺达成32Gbps的SerDes性能,最新里程碑再一次延伸Avago于ASIC和ASSP应用SerDes IP的产业领先地位.
2012-11-08 Cadence成功流片一款14纳米测试芯片
Cadence宣布使用ARM Processor和IBM FinFET工艺技术流片14纳米测试芯片,14纳米SOI FinFET工艺利用EDA、晶圆厂与IP供应商的强大行业合作伙伴挖掘大幅节能的潜力.
2012-09-06 Altera公开20-nm创新技术
Altera公司(NASDAQ: ALTR)今天公开了在其下一代20-nm产品中规划的几项关键创新技术。延续在硅片融合上的承诺,Altera向客户提供终极系统集成平台,以结合FPGA的硬件可编程功能、数字信号处理器和微处理器的软件灵活性,以及面向应用的硬核知识产权(IP)的高效。Altera在20 nm的体系结构、软件和工艺的创新,能支持更强大的混合系统架构的开发,带来性能、带宽、集成度和功效的新的提升。
2012-07-11 新思科技和中芯国际推出40纳米低漏电工艺DesignWare IP
新思科技公司和中芯国际今日宣布:从即日起提供一套丰富的、应用于中芯国际40纳米低漏电(40LL)工艺的DesignWare IP
2012-07-03 (多图) 富士通半导体交付55nm创新方案,解本土IC设计之“渴”
目前业界在SoC设计上遇到的挑战最关键有两点:一是Time-to-Market,二是cost。迎接这个挑战就要从——工艺制程(Process)、IP、设计三个方面下工夫。
2012-02-13 Cosmic Circuits宣布经硅验证的PLL组合
Cosmic Circuits,领先的差异化模拟和混合信号IP核提供商,今日宣布其PLL在多个工艺技术节点下经过硅验证。
2011-12-07 微捷码FineSim SPICE让Dolphin Technology实现6倍仿真运行加速
芯片设计解决方案供应商微捷码(Magma)设计自动化有限公司日前宣布,性能优化片上系统(SoC)存储器核心与性能匹配标准单元库和输入/输出(I/O)的领先提供商Dolphin Technology公司已采用FineSim SPICE多CPU电路仿真技术作为标准验证平台来加速高质量知识产权(IP)的交付。微捷码的FineSim SPICE不但让Dolphin Technology能够横跨所有工艺角点地快速精确运行数千次IP仿真,而且通过在不牺牲精度的前提下增加仿真覆盖率,还让Dolphin Technology能够为客户提供高度可靠、高良率的IP。
2011-11-30 ChipEstimate.com和中芯国际推出SMIC专属兼容内核IP门户网站
ChipEstimate.com,与中国内地最大最先进的集成电路晶圆代工企业中芯国际集成电路制造有限公司(“中芯国际”),日前宣布,推出一个新的中芯国际专属知识产权(IP)门户网站,这个门户网站汇集了与中芯国际工艺兼容的第三方 IP 内核。此门户网站包含来自20多个 IP 供应商提供的超过500件、并在不断增加的 IP 列表,包括新思科技、Kilopass 公司、Dolphin 集成、芯原等 -- 所有设计均可用于中芯国际0.25微米到65/55纳米及45/40纳米工艺制造。该网站使 IP 供应商和系统集成商皆可有效利用中芯国际的 IP 生态系统。
2011-11-22 55nm创新工艺震动消费类终端ASIC设计服务市场
兼容65nm IP、功耗大幅降低堪比40nm,富士通半导体ASIC/COT业务部明年将推出两套创新的55nm工艺模型,对成本、上市时间和功耗极其敏感的消费终端ASIC设计意义重大。
2011-11-22 富士通半导体采用Titan大幅提高模拟设计生产率
芯片设计解决方案供应商微捷码设计自动化有限公司日前宣布,Titan模拟设计加速器(Titan ADX)已为富士通半导体有限公司(Fujitsu Semiconductor)所采用。富士通半导体选择微捷码软件是经过了广泛的评估,采用Titan ADX优化和移植各种模拟知识产权(IP)电路到新的设计规格和工艺。评估结果证明了,Titan ADX能够大幅提高设计师生产率,可缩短片上系统(SoC)设计周期并降低模拟设计及设计重复利用的成本。
2011-03-10 锐迪科微电子与中芯国际达成高端55nm量产里程碑
锐迪科微电子,中国最领先的射频 IC 公司,与中芯国际集成电路制造有限公司(“中芯国际”)日前共同宣布锐迪科 RDA5802N 调频接收器(RF Receiver)芯片,一个采用中芯国际的55纳米低漏电(LL)工艺平台以及寅通科技 IP 解决方案的产品已于日前开始量产。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈