EDN China首页 > 高级搜索 > 信号锁存

信号锁存 信号锁存 搜索结果

信号锁存
本专题为EDN China电子技术设计网的信号锁存专题,内容全部来自电子技术设计网精心选择与信号锁存相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
  • 文章
    (5)
  • 论坛
    (0)
  • 博客
    (0)
共搜索到5篇文章
2011-06-30 锁存继电器的CMOS电路
控制应用经常要求将一只继电器锁存定位,直到需要改变其状态时为止。完成这个任务的是锁存继电器。当给它们发送一个脉冲时,它们可能保持在当前状态,也可能改变状态,具体取决于脉冲的极性以及继电器当前状态。图1中电路会根据一个脉冲,切换一个DPDT(双刀双掷)锁存继电器的状态。它包括一个瞬动开关至步进电压信号发生器,一个差分脉冲转换器,一个继电器驱动器,以及一个继电器线圈。
2009-05-31 不用H桥电路驱动一只单线圈锁存继电器
单线圈锁存继电器用于信号路由、音频和汽车系统。为尽可能提高它们的有效性并降低功耗,这些线圈电流必须双向流动。
2008-01-31 FPGA助力高端存储器接口设计
高性能系统设计师在满足关键时序余量的同时要力争获得更高性能,而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据,此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间),但也为设计师带来了必须解决的新挑战。
2008-01-07 用半占空比发生器连接两台仪器的CPLD
当同步两台仪器的信号时,重要的是确保接收器可以锁存发送器的同步信号。例如,一台脉冲发生器会在生成主脉冲信号的同时产生同步脉冲。
2007-10-29 FPGA助力高端存储器接口设计
高性能系统设计师在满足关键时序余量的同时要力争获得更高性能,而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据,此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间),但也为设计师带来了必须解决的新挑战。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈