EDN China首页 > 高级搜索 > 运算单元

运算单元 运算单元 搜索结果

运算单元
本专题为EDN China电子技术设计网的运算单元专题,内容全部来自电子技术设计网精心选择与运算单元相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到16篇文章
2015-05-11 谈GPU的作用、原理及与CPU、DSP的区别
GPU在几个主要方面有别于DSP架构。其所有计算均使用浮点算法,而且目前还没有位或整数运算指令。CPU、GPU两者的区别在于存在于片内的缓存体系和数字逻辑运算单元的结构差异:CPU虽然有多核,但总数没有超过两位数,每个核都有足够大的缓存和足够多的数字和逻辑运算单元,并辅助有很多加速分支判断甚至更复杂的逻辑判断的硬件;GPU的核数远超CPU,被称为众核。
2014-11-11 (多图) 基于FPGA的软件无线电平台设计
运用基于FPGA的SoPC嵌入式设计方法构造软件无线电系统,提高了对动态实时信号的处理能力。设计完成无线通信体系结构,以及ADC模数转换,数字下变频,CPU中央处理器,DSP运算单元,PCI桥以及数据控制等模块的详细组成。
2012-02-22 一种带Cache的嵌入式CPU的设计与实现
基于FPGA平台实现了嵌入式RISC CPU的设计。根据项目要求,实现指令集为MIPS CPU指令集的一个子集,分析指令处理过程,构建了嵌入式CPU的5级数据通路。分析了流水线产生的相关性问题,采用数据前推技术和软件编译结合的解决方案。给出了控制单元、运算单元、指令Cache的实现与设计。在FPGA平台上实现并验证了CPU的设计。
2011-11-10 Microchip推出全新DSC和MCU
整合单片机、模拟器件和闪存专利解决方案的供应商——Microchip Technology Inc.(美国微芯科技公司)宣布,扩展其增强型内核16位dsPIC33及PIC24“E”数字信号控制器(DSC)和MCU(MCU)系列。这些器件采用了片上运算放大器和Microchip的充电时间测量单元(CTMU)外设,可以较低的成本实现用户界面、智能传感、通用和电机控制应用的先进功能。
2011-03-11 (多图) 采样率变换器的多相表示结构FPGA实现
FPGA是实现数字信号处理的一种高效手段。在实现高带宽信号处理领域,FPGA技术可以通过一个芯片上的多级运算单元来获得比通用DSP芯片更高的运算速度。由于采样率变换能用一种并行的方法实现,使用FPGA来实现就可以利用其硬件本身的并行性得到较高的效率。
2010-07-19 (多图) 基于FPGA的移位寄存器流水线结构FFT处理器设计与实现
本文设计的FFT处理器,基于FPGA技术,由于采用移位寄存器流水线结构,实现了两路数据的同时输入,相比传统的级联结构,提高了蝶形运算单元的运算效率,减小了输出延时,降低了芯片资源的使用。
2009-12-28 (多图) 基于FPGA的级联结构FFT处理器的优化设计
目前用FPGA实现的FFT处理器结构大致分为四种:递归结构、级联结构、并行结构和阵列结构。递归结构只利用一个碟形运算单元对数据进行规律的循环计算,使用硬件资源较少,但运算时间较长。级联结构每一级均采用一个独立的碟形运算单元来处理,相对递归结构速度上有所提高,不足之处是增加了延时用的缓冲存储器使用量。
2008-12-16 嵌入式DSP处理器μDSP的体系结构设计
就μDSP的总线结构、流水线设计、特殊的指令系统、寻址方式、强大的控制部件和高速的运算单元等几个方面对μDSP的体系结构设计进行了详细的阐述。
2008-09-03 (多图) 视频压缩IPcore设计
介绍了一种基于FPGA技术的视频压缩 IPcore,智力产权)设计。设计中综合运用了分布式算法、并行运算和流水线单元,通过VerilogHDL硬件描述语言描述运算单元及其结构配置。整个系统能在27MHz系统时钟下工作。
2008-06-27 利用运算放大器实现的混频器
混频器常常用一个二极管桥式电路(diodebridge)或一个Gilbert单元(Gilbertcell)来实现。这两类混频器都使用了一个本地振荡器(LO)来跳转射频(RF)输入的极性。
2008-06-02 (多图) 音效均衡器采用跨阻抗品质因素增强拓扑结构
音效均衡器一般都需要二阶带通滤波器。这种单元需要能简单而独立地调整其参数:中心频率w0、品质因数Q、及最大带通增益k。要使用有独立调节能力的单元,需要采用可变状态的拓扑结构。可是,这种结构一般最少需要三个运算放大器。一种代替方案的基础是采用SAB (四乘幂单放大器) 滤波器。这些单元可实现二阶带通滤波器,但有两个主要缺点:通过这些单元所能达到的品质因数有实际的最大极限,而且也不能独立地调整三个特征参数。
2008-05-30 运算放大器的发展体现了电子技术的进步
运算放大器是模拟电路设计中的基本功能单元,小尺寸、高性能始终是设计人员的追求目标。本应用笔记重点介绍了运算放大器的发展方向以及设计中的折中考虑。
2007-09-11 利用8位MCU实现高效电机驱动的磁场定向控制
磁场定向控制(FOC)是一项能在所有速度下使电机平稳和低功耗运行的技术,正被越来越广泛地应用于消费和工业电机的控制中。通过结合高性能的8051内核和能进行16位算术运算操作的“矢量计算机”协处理器内核,可以在8位MCU XC886/8上实现FOC。矢量计算机由两个并行操作单元构成,它们是MDU(16位乘法和除法单元)和CORDIC(专用于进行矢量旋转和角度计算的16位协处理器)。
2007-01-09 (多图) 一种轨至轨输入的低压低功耗运放的设计
本文采用0.35mm的CMOS标准工艺,设计了一种轨至轨输入,静态功耗150mW,相位增益86dB,单位增益带宽2.3MHz的低压低功耗运算放大器。该运放在共模输入电平下有着几乎恒定的跨导,使频率补偿更容易实现,可应用于VLSI库单元及其相关技术领域。
2006-06-08 网络接入代码检查程序加速JTAG测试开发
通过与Agilent的合作,Asset InterTech公司扩展了其用于BSDL文件评估的在线工具。边界扫描描述语言是一种工具,可供测试工程师们用来规定边界扫描测试或编程运算,并编辑被测单元的一个模型。
2006-01-23 (多图) 一种高速并行FFT处理器的VLSI结构设计
本文在分析了基4按时域分解的FFT算法特点的基础上[4],提出了一种便于VLSI实现的FFT处理器结构。处理器运算单元的流水并行及操作数的并行读写保证了每个周期能够完成一次蝶形运算。而文献[5~6]提出的地址映射算法不适用于本设计单蝶形运算结构;文献[7]中,寻址方案基于线形变换,但是需要复杂的位矩阵点积算法;文献[8]方案做了改进,但仍然较复杂。本文提出一种完全同址的数据全并行FFT处理器设计方法。此方案仅需要一个计数器,通过简单的线形变换,即可实现对不同长度N=4p的FFT处理。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈