EDN China首页 > 高级搜索 > 时钟频率

时钟频率 时钟频率 搜索结果

时钟频率
本专题为EDN China电子技术设计网的时钟频率专题,内容全部来自电子技术设计网精心选择与时钟频率相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到83篇文章
2014-07-24 (多图) 汽车电子MCU的抗EMI设计与测试方案
针对汽车电子MCU的电磁兼容设计,提出了一些可行性的方法,主要包括时钟以及IO端口的设计,并且根据芯片级测试标准IEC61967的传导发射测试--1Ω/150Ω直接耦合法,进行适合汽车电子MCU的电磁干扰测试。经过样本数据的分析发现,芯片级电磁干扰与时钟频率、功能模块类别以及工作模式等有着密切的关系。
2013-08-08 移动芯片加速 ARM处理器主频将达3Ghz
目前市面上绝大部分平板电脑和智能手机都采用了ARM芯片,而这种处理器也随着台积电(TSMC)、格罗方德(GlobalFoundries)等的工艺进 步 以及人们对性能的追求预计在时钟频率方面会达到3Ghz。
2013-08-08 3D打印魔法,颠覆时尚
目前市面上绝大部分平板电脑和智能手机都采用了ARM芯片,而这种处理器也随着台积电(TSMC)、格罗方德(GlobalFoundries)等的工艺进 步 以及人们对性能的追求预计在时钟频率方面会达到3Ghz。
2013-08-05 透视移动电源 呈现三大乱象
目前市面上绝大部分平板电脑和智能手机都采用了ARM芯片,而这种处理器也随着台积电(TSMC)、格罗方德(GlobalFoundries)等的工艺进 步 以及人们对性能的追求预计在时钟频率方面会达到3Ghz。
2012-05-22 系统解读如何根据相关参数选择合适的晶振
晶振全称为晶体振荡器(英文Crystal Oscillators),其作用在于产生原始的时钟频率,今天无数电子线路和应用需要精确定时或时钟基准信号。晶体时钟振荡器极为适合这方面的许多应用。
2012-04-27 博通推出业界首款100 Gbps全双工网络处理器BCM88030
博通宣布,推出业界第一款100Gbps全双工网络处理器单元。全面可编程的BCM88030系列可实现优化的新一代100 GbE运营商网络交换机和路由器,该系列器件含有64个时钟频率为1GHz的定制处理器,其吞吐量高于市场上现有NPU的2倍。
2012-01-31 让微控制器性能发挥极限的方法
微控制器要想处理实时I/O和外设的高数据速率和频率,便必须拥有更高的处理效率。但这个效率不能通过提高时钟频率来获得(因为需要更大功耗),而是要通过微控制器架构的内部改进来实现。实际上,微控制器已经开始集成用来卸载特殊任务模块的协处理器、可加快无惩罚型(penalty-free)内存访问速度的多信道DMA控制器,以及能在内部子系统之间发送信号以卸载I/O和外设管理任务的集成式事件系统。
2012-01-10 基于多内核处理器的高性能视频系统理论分析与设计
时钟频率的提高带来的高功耗、深亚微米半导体制造工艺漏电流产生的高功耗以及更多的设计挑战促使处理器设计制造商开始将思路转向到多内核集成的解决方案上来。
2011-11-28 (多图) 基于FPGA的时钟频率同步设计与应用
本文研究了一种可对频率进行动态调整的时钟,通过对时钟频率的动态修正,实现主从时钟频率的同步,进而实现时间同步。
2011-08-31 在FPGA上建立一个UWB脉冲发生器
用大多数FPGA都可以实现一个数字UWB(超宽带)脉冲发生器。本设计可以创建一个两倍于FPGA时钟频率的脉冲信号。以前的设计要采用异步延迟,才能制造出所需频率的脉冲。不过该设计需要一只支持三态上拉的FPGA,如Xilinx公司的Virtex 2。这种方案亦需要手工布局与布线。今天的FPGA都不支持三态上拉。
2011-08-12 理解高性能Σ-Δ ADC中时钟公差对50Hz/60Hz噪声抑制
本文探讨了时钟公差对Σ-Δ ADC中低通抽样和数字滤波器的影响,特别是对滤波器陷波频率的影响。窄带Σ-Δ应用通常利用数字滤波器提供50Hz、60Hz或50Hz/60Hz的噪声抑制。在选择外部时钟晶体或内部时钟时,了解时钟频率与数字滤波器特性之间的关系非常重要。
2011-05-30 早期RTL探测带来的价值和突破
超过800MHz的时钟频率,2000万门以上的规模,50个以上的IP和70%以上的可重用性——当前的芯片设计规模愈加庞大和复杂。而在早期RTL设计开发阶段,设计数据有多个来源,其一致性和完整性程度各有不同,前期RTL匹配和综合以及优化至少要花掉整个设计开发10-15%的时间,因为没有一个干净的代码时序就无法生成网表,无法开始下一步的设计。麻烦的是,市场对设计周期的要求却越来越短,不超过15个月,工程师们缺少一种快速而有效的方式来试探和完善数据、修复设计问题和为RTL综合创建一个更好的起始点,进而形成一个高度融合的实现流程。
2011-04-26 QDR联盟推出新型最高速的SRAM:QDRII+ Xtreme
包括赛普拉斯半导体公司和瑞萨电子公司在内的QDR联盟日前宣布推出业界最快的四倍数据率(QDR) SRAM(静态随机存取存储器)。这些新型存储器将被命名为QDRII+ Xtreme并将以高达633兆赫兹(MHz)的时钟频率允许。
2011-04-25 (多图) 基于Cyclone III FPGA的DDR2接口设计分析
DDR SDRAM是Double Data Rate SDRAM的缩写,即双倍速率同步动态随机存储器。DDR内存是在SDRAM内存基础上发展而来的,能够在时钟的上升沿和下降沿各传输一次数据,可以在与SDRAM相同的总线时钟频率下达到更高的数据传输率。
2011-01-01 内置电平转换器的通用异步收发器
XR16M890和 XR20M1280的主要区别是CPU总线接口。XR16M890带有一个可选的8位Intel、Motorola、VLIO 总线接口。XR20M1280带有一个可选的I2C/SPI总线接口。SPI接口上时钟频率最高为26MHz。
2010-12-02 内置电平转换器的通用异步收发器
XR16M890和 XR20M1280的主要区别是CPU总线接口。XR16M890带有一个可选的8位Intel、Motorola、VLIO 总线接口。XR20M1280带有一个可选的I2C/SPI总线接口。SPI接口上时钟频率最高为26MHz。两款产品均具备的功能包括

自动RTS/CTS硬件流控、自动XON/XOFF 软件流控、TX/RX FIFO计数器、可选/可编程的收发FIFO触发电平、分数和独立TX/RX波特率生成器。

2010-08-18 具备强大计算能力并满足高效率的全新汽车微控制器系列
AUDO MAX系列的主要特性包括:高达300MHz的最大时钟频率、SENT和FlexRay等高速接口以及利用PRO-SIL特性为先进安全设计提供全面支持。此外,这种全新的微控制器适用于在高达170°C的温度条件下使用。AUDO MAX系列以TriCore处理器架构为基础,采用90纳米工艺制造。 2010-07-12 43-45Gbps高速逻辑器件适用于宽带测试设备
射频微波MMIC厂商Hittite公司于近日推出3款全新的逻辑器件,支持的数据传输率达43-45Gbps,时钟频率达43GHz。该系列应用广泛,支持许多热门的光领域、网络、存储区域网络等的标准,包括100 GbE, 40G (D)QPSK 和 100G DP-QPSK调制。 2010-04-27 新的时钟和数据多工器优化高速、低功耗设计
安森美半导体(ON Semiconductor)进一步扩充多工器产品阵容,新推出NB6VQ572M、NB6LQ572、NB7L572、NB6L572M、NB7LQ572、NB6LQ572M、NB7VQ58M和NB7V58M 多工/扇出器件,可在高输入速率/时钟频率下工作。 2010-03-18 多内核处理器开发趋势下的高性能视频系统设计
时钟频率的提高带来的高功耗、深亚微米半导体制造工艺漏电流产生的高功耗以及更多的设计挑战促使处理器设计制造商开始将思路转向到多内核集成的解决方案上来。
EDNC 官方微信公众平台

EDN China官方微信


扫一扫关注,获取
电子新知,设计灵感

精彩推荐
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈