EDN China首页 > 高级搜索 > 时序设计

时序设计 时序设计 搜索结果

时序设计
本专题为EDN China电子技术设计网的时序设计专题,内容全部来自电子技术设计网精心选择与时序设计相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到135篇文章
2015-05-19 (多图)高速数字电路设计:互连时序模型与布线长度分析
介绍了高速数字电路器件的通用互连时序模型,基于模型给出了时序公式。对当前的常用高速接口MII、RMII、RGMII和SPI给出了基于公式和理论的实例分析,通过分析得出真实的电路板设计布线长度关系。
2015-04-24 (多图)基于MCU的室外移动机器人组合导航定位系统
设计了一款基于MSP430F149微控制器的室外移动机器人自主定位系统。该系统通过GPIO管脚模拟SPI时序扩展接口电路,重点解决该款微控制器的硬件接口资源不足的问题,能够有效的接入卫星导航接收机、惯性测量单元、高度气压计,完成导航服务,同时可输出原始测量信息用于进一步高精度组合导航解算。此外,该系统还解决了由于高度气压计MS5803-02BA使用手册中的疏漏导致无法正常工作的问题,并分段线性化气压值与高度之间的函数关系,从而完成气压值到高度的转换。最后,给出了卫星数据与惯导数据时间对准的工程解决方法。
2014-12-30 经验总结:FPGA时序约束的6种方法
文章总结了几种FPGA时序约束的方法。时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但这还不是最完整的时序约束。如果仅有这些约束的话,说明设计者的思路还局限在FPGA芯片内部。
2014-09-09 (多图) 基于USB3.0和FPGA的多串口传输系统设计
设计了一种基于USB3.0和FPGA的多串口传输系统,以实现超高速数据传输。介绍了系统的硬件设计框架及系统的软硬件设计流程,给出了系统软件设计框图、FPGA设计逻辑模块以及时序。最后给出了实验结果,验证了该系统的可行性
2014-08-08 在FPGA设计中,时序就是全部
当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。
2014-08-05 (多图) 基于FPGA/CPLD的嵌入式VGA显示系统
本文介绍了基于FPGA/CPLD的嵌入式VGA显示系统的设计,详细讨论了用VHDL设计行场扫描时序的方法,这种设计方法稍作改动便可产生任意行场扫描时序,具有很好的移植性。该显示系统已成功地在雷达图形显示系统中使用,且显示器的分辨率达到了1280*1024,刷新频率为60Hz。
2014-06-25 (多图) DDR3内存的PCB仿真与设计
随着计算机技术的发展,存储器设计在整个系统中占有重要地位,目前DDR5内存已成为主流应用。本文针对DDR5技术特点结合相关仿真技术总结出PCB设计规则,并通过验证DDR5信号完整性和时序关系,缩短设计周期,提升了整个研发水平。
2014-06-18 (多图) 一种基于SOC的FLASH替换设计
文中提出了一种片上FLASH替换设计方法,在不改变原FLASH控制逻辑的情况下,通过增加接口转换逻辑,在原FLASH控制接口与新FLASH IP接口之间进行功能与时序的转换,实现片上FLASH的替换。由于固化了已有的成功设计,从而大大降低了替换修改带来的风险。通过测试仿真,输出结果在接口功能和时序上都符合新的FLASH IP的工作要求,并在某SOC的FLASH IP替换中应用。
2014-02-24 FPGA系统的集成式电源管理单元简化
典型的FPGA和存储器设计需要密度非常高的电源,它能以快速瞬变响应输送大电流以便为内核和I/O电源轨供电,同时通过低噪声轨为锁相环(PLL)等片内模拟电路供电。电源时序至关重要,应确保FPGA在存储器使能之前上电并运行。
2013-05-27 台积电认可Cadence时序签收用于20纳米设计
台积电认可Cadence Tempus时序签收工具用于20纳米设计,先进工艺节点设计快速、高效签收所必须的关键技术.
2013-05-22 Cadence推出Tempus时序签收
Cadence推出Tempus时序签收解决方案,为设计收敛和签收提供前所未有的性能和容量. Tempus时序签收解决方案提供的性能比传统的时序分析解决方案提升了一个数量级.可扩展性,能够对具有上亿个实例的设计进行全扁平化分析。集成的签收精度的时序收敛环境利用创新的考虑物理layout的ECO技术,可以使设计闭合提前数周时间。
2012-10-29 (多图) 兼容51指令的8位MCU IPCORE设计
本文基于目前SOC系统技术的发展情况,设计一个可用于SOC系统的核,该核的指令集完全兼容于MCS-51系列的微控制器。本设计的目的在于提高MCS-51的指令执行速度的同时兼顾面积的考虑,提升其在Soc系统中的应用价值。该IPCORE采用数据总线和指令总线相分离的哈佛总线结构和全新的指令时序以及指令实现方式,并使用PLA硬布线逻辑代替微程序控制,加快了核的速度,提高了指令执行效率。
2012-02-13 (多图) 基于S3C2410的触摸屏驱动程序设计
本文介绍了基于三星S3C2410X微处理器,采用SPI接口与ADS7843触摸屏控制器芯片完成触摸屏模块的设计。具体包括在嵌入式Linux操作系统中的软件驱动开发,采用内核定时器的下半部机制进行了触摸屏硬件中断程序设计,采用16个时钟周期的坐标转换时序,实现触摸点数据采集的方法,给出了坐标采集的流程。
2012-01-18 (多图) 基于VHDL的DRAM控制器设计
为了方便地使用DRAM,降低系统成本,本文提出一种新颖的解决方案:利用80C186XL的时序特征,采用CPLD技术,并使用VHDL语言设计实现DRAM控制器。
2012-01-04 单片机EMC设计需注意的要点
首先介绍一下这样做的优点:采用低的晶振和总线频率使得我们可以选择较小的单片机满足时序的要求,这样单片机的工作电流可以变得更低,最重要的是VDD到VSS的电流峰值会更小。
2011-09-06 基于矢量网络分析仪E5071C的TDR与传统采样示波器TDR之间的测量性能和优势比较
示波器上用于测量时序偏差的多个信号源之间的抖动,也会导致测量误差。此外,给TDR示波器设计静电放电(ESD)保护电路非常困难,因此TDR示波器容易被ESD损坏。这些问题只凭TDR示波器基本上很难解决,只有通过E5071C-TDR —基于矢量网络分析仪(VNA)的TDR解决方案才能解决。
2011-07-18 (多图) FPGA控制下面阵CCD时序发生器设计及硬件实现
在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上,对可调节曝光时间的CCD时序发生器及其硬件电路进行设计。选用FPGA器件作为硬件设计平台,使用VHDL语言对时序关系进行了硬件描述。采用QuartusII 8.0对所设计的时序发生器进行了功能仿真,并以Altera公司的可编程逻辑器件为核心进行硬件适配。实际测试表明,所设计的驱动时序发生器能够满足面阵CCD的驱动要求。实现了设计目的。
2011-07-13 (多图) 基于FPGA和DSP的雷达模目信号设计
在雷达信号处理分系统调试时,经常用到模目信号。为了获得实时多波束雷达模目信号,提出一种基于FPGA和DSP的产生方法,利用FPGA产生时序及控制,DSP实时计算出所需要的回波,这样即使在没有阵面数据的情况下,仍然能够调试信号处理部分。该设计模块使用简单方便,只需通过终端键盘输入参数,即可实时产生所期望的回波,非常适用于雷达研制前期和系统联试时查找问题,而且模块做在脉压板上,不需要单独的插件。
2011-06-22 (多图) 基于MAX6675多路温度采集系统设计与实现
应用温度采集芯片MAX6675,将其与K型热电偶结合,利用CPLD对其进行控制,实现一个多路温度采集系统。文中介绍了系统的硬件电路结构,并根据芯片的内部时序介绍了CPLD内部逻辑电路的设计
2011-06-20 为什么选择旁路电容很重要
设计人员在选择旁路电容,以及电容用于滤波器、积分器、时序电路和实际电容值非常重要的其他应用时,都必须考虑这些因素。若选择不当,则可能导致电路不稳定、噪声和功耗过大、产品生命周期缩短,以及产生不可预测的电路行为。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈