EDN China首页 > 高级搜索 > 高速并行

高速并行 高速并行 搜索结果

高速并行
本专题为EDN China电子技术设计网的高速并行专题,内容全部来自电子技术设计网精心选择与高速并行相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到49篇文章
2015-03-23 (多图)宽带数字下变频器的FPGA实现
为了解决宽带数字接收机中高速采样器数据速率与现有DSP器件处理能力之间的失配问题,提出了一种基于多相滤波的宽带正交数字下变频器的解决方案。利用FPGA具有并行高速计算的能力,适合多相滤波技术,并行多路正交数字下变频。结合FPGA处理的特点优化了设计,节省了FPGA消耗的资源。经过理论分析和工程实践,验证了该方案设计的合理性和正确性,以及实现的可行性和有效性。
2014-08-07 (多图) 高速ADC和DAC如何与FPGA配合使用
许多数字处理系统都会使用FPGA,原因是FPGA有大量的专用DSP以及block RAM资源,可以用于实现并行和流水线算法。因此,通常情况下,FPGA都要和高性能的ADC和DAC进行接口,这些转换器的采样率都达到了GHz的级别。对工程师团队来说,除了混合信号电路板布局之外,理解和使用这些高性能的设备也是一个挑战。
2014-06-25 (多图) 基于LVDS的高速图像数据存储器的设计与实现
为实现高速图像数据的实时接收存储和有效转发,设计了一种基于Flash的高速大容量固态数据存储器。该存储器以LVDS作为数据传输接口来接收两路高速数字图像数据;用外部FIFO作为图像数据缓存以确保数据接收和存储的并行性;通过FPGA控制整个系统的运行。经实际应用,该系统可成功地完成图像数据的接收、存储和转发功能。
2014-03-19 一种高速图像数据采集板的设计方案
本文结合实际系统中的前端图像处理和图像数据传输的需要,充分利用ARM的灵活性和FPGA的并行性的特点,设计了一种基于ARM+FPGA的高速图像数据采集传输系统。
2014-01-20 高性能信号处理通用平台研究
本文提出了一种基于TMS320C6701信号处理器的高性能信号处理模块的设计方案,设计了具有一定通用性的并行信号处理模块,该模块具有高速互连接口,可以根据应用系统的需求构成不同的并行系统,完成各种信号处理任务。
2012-04-20 (多图) 一种基于FPGA的实时红外图像放大模块
为了提高红外成像系统图像放大算法的资源利用率和实时性。在此基于传统线性插值算法,充分考虑红外探测器信号的输出方式,并根据红外成像平台的结构特点,提出了一种适用于FPGA的改进型线性插值算法,该算法基于并行流水线方式实现,充分发挥了FPGA的高速并行处理能力。
2010-10-15 高速G,729ab声码器设计及其在媒体网关中的应用
在纯汇编并行优化的基础上设计了高效的G.729ab声码器;利用TMS320C6203的在片外设McBSP实现了连接PSTN的标准E1接口;设计了用于分组数据收发的RTP协议接口,利用TMS320C6203的HPI接口方式与上层处理器连接,使声码器可灵活应用于媒体网关。
2010-08-05 CPLD与绝对式编码器在高精度高速伺服单元中的应用
目前国内数控机床中的伺服电机一般都是配套增量式编码器,而增量式编码器的精度并不太高且输出的是并行信号,欲提高其精度就必然要增大编码器的设计难度和增多并行信号的输出,这样就不利于伺服单元与编码器的长距离通信,而采用绝对式编码器。
2010-03-16 FPGA高速收发器设计原则
高速收发器(SERDES)的运用范围十分广泛, 包括通讯、计算机、工业和储存,以及必须在芯片与芯片/模块之间、或在背板/电缆上传输大量数据的系统。但普通高速收发器的并行总线设计已无法满足现在的要求。将收发器整合在FPGA中,成为解决这一问题的选择办法。
2010-02-05 (多图) 时钟分配芯片在高速并行数据采集中的应用
模拟世界与数字世界相互转换的理论基础是抽样定理。抽样定理告诉我们,如果是带限的连续信号,且样本取得足够密(采样率ωs≥2ωM),那么该信号就能唯一地由其样本值来表征,且能从这些样本值完全恢复出原信号。
2009-10-23 RocketIO收发器实现高速通信
目前,系统对数据传输率的要求越来越高,高速串行互连技术由于将时钟与数据合并进行传输,从而解决了高速并行数据传输过程中时钟和数据的抖动问题,提高了数据传输速率,降低了设计复杂性和成本,减少了引脚数量和PC板面积。
2009-09-24 (多图) 并行D/A转换器AD7237A及其接口设计
AD7237A是美国AD公司推出的一种LC2MOS型双路12位数模转换器。它具有高速、低功耗、宽工作电压等特点,在工业上得到了广泛应用。本文简要地介绍了AD7237A的基本结构和引脚功能。然后,详细地阐述了它在计算机接口扩展卡设计中的应用方法。
2009-06-01 (多图) 基于高速AD的激光z扫描高频信号幅值测量系统
本文给出的测量系统,采用高速并行A/D转换的方法,不但能够实时检测出光电转换后的电压幅值的数据,同时通过高速并行比较器基准电压的调节能自动滤除不需要的数据,避免了PC机处理大量冗余数据,有效缩短了数据采集的周期。
2009-05-14 (多图) 一种基于高速并行A/D转换的激光z扫描的高频窄脉冲信号幅值测量系统的设计
本文给出的测量系统,采用高速并行A/D转换的方法,不但能够实时检测出光电转换后的电压幅值的数据,同时通过高速并行比较器基准电压的调节能自动滤除不需要的数据,避免了PC机处理大量冗余数据,有效缩短了数据采集的周期。
2009-04-06 (多图) 并行模数转换器ADS8364与TMS320F2812的接口设计
ADS8364是美国德州仪器公司(TI)的一款六通道、16位并行输出、同步采样的模数转换器。该芯片提供了一个灵活的高速并行接口,可以直接与数字信号处理器TMS320F2812相连。本文主要介绍了这个接口的软、硬件设计,着重论述了这两款芯片是如何配置启动和工作的。本设计广泛应用于电机控制、多轴定位系统、三相功率转换、多通道数据采集等场合。
2009-02-20 (多图) 基于FPGA的片上系统的无线保密通信终端
基于FPGA高度优化的可编程的硬件安全性解决方案提供了并行处理能力,并且可以达到所要求的加密处理性能基准[1].然而如果仅使用FPGA可编程VHDL来实现的话,系统就不够灵活,升级困难,况且实现起来有很大的难度,本系统以AES加密算法为例,使用Xilinx SPARTAN 3E为开发平台,以xilinx的嵌入式软核microblaze为主控制器,调用FPGA的硬件VHDL编程实现的AES加解密和控制CC2420来实现高速有效的数据通信。
2009-02-05 (多图) 高速并行Reed-Solomon编解码器
Reed-Solomon(简称RS)码是差错控制领域中一类重要的线性分组码,具有较强的纠正突发错误和随机错误的能力,广泛应用于各种差错控制领域。RS解码器可在FPGA或ASIC上实现IP核。但目前国内RS编码速度约为400 Mb/s,纠错能力为4 bit,仍存在编码速度低、纠错能力不完善、系统的吞吐率受限等问题。
2008-12-11 互连设计难题,用TI高速SerDes解决!
TLK3134不但可执行并行至串行、串行至并行之间的相互转换,而且还可针对物理层接口提供时钟提取功能,可解决各种高速互连设计的技术难题。
2008-12-08 互连设计难题,用TI高速SerDes解决!
TLK3134不但可执行并行至串行、串行至并行之间的相互转换,而且还可针对物理层接口提供时钟提取功能,可解决各种高速互连设计的技术难题。
2008-12-04 互连设计难题,用TI高速SerDes解决!
TLK3134不但可执行并行至串行、串行至并行之间的相互转换,而且还可针对物理层接口提供时钟提取功能,可解决各种高速互连设计的技术难题。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈