EDN China首页 > 高级搜索 > 时钟乘法器

时钟乘法器 时钟乘法器 搜索结果

时钟乘法器
本专题为EDN China电子技术设计网的时钟乘法器专题,内容全部来自电子技术设计网精心选择与时钟乘法器相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到6篇文章
2010-08-21 (多图) 基于绝热逻辑的低功耗乘法器电路设计
简单介绍一种使用单相正弦电源时钟的能量回收逻辑,并用这种原理电路设计了一个两位的数字乘法器电路,与静态CMOS数字乘法器相比,这种能量回收乘法器能够大大降低功率消耗。
2008-10-22 安森美高抖动性能可编程时钟乘法器
安森美半导体推出具有一流抖动性能的高精确度、低相位噪声、可编程时钟乘法器NB3N3020。
2007-02-06 TI推出可定制编程的3-PLL时钟合成器/乘法器/除法器
CDC706 是目前市场上体积最小且功能强大的 PLL 合成器/乘法器/除法器之一。尽管其物理外形非常小巧,但却极为灵活。该器件能够在特定输入频率下生成几乎独立的输出频率。
2005-12-16 TI推出可实时编程的高稳定性时钟乘法器
德州仪器 (TI) 宣布推出一款可编程时钟乘法器,可提供 60 psec 的低抖动与系统内扩频调整,不仅可进一步提升性能并简化开发过程,而且还能够显著节约消费类应用的成本。
2005-10-21 德州仪器推出抖动性能改善3倍的时钟乘法器
德州仪器 (TI) 宣布推出一款时钟乘法器,其集成了三个片上锁相环 (PLL) 组件,可提供业界领先的灵活性与性能,且将现有解决方案的周期抖动降低多达70% 。
2004-08-13 德州仪器推出业界最高性能的高集成度时钟乘法器
德州仪器推出具有三个片上锁相环 (PLL) 滤波器组件的高集成度定时IC,其具有目前业界最佳的性能。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈