EDN China首页 > 高级搜索 > 层次化设计

层次化设计 层次化设计 搜索结果

层次化设计
本专题为EDN China电子技术设计网的层次化设计专题,内容全部来自电子技术设计网精心选择与层次化设计相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到17篇文章
2011-12-13 (多图) 基于EDA层次化设计方法设计的出租车计费器
出租车计费器一般采用以单片机为核心的设计方法,设计不够灵活方便。为此,在此介绍了采用EDA技术的层次化设计方法设计出租车计费器的方法。即用VHDL编写各个功能模块,实现低层设计;用原理图输入方式描述各模块间的关系,实现顶层设计。采用FPGA可编程逻辑器件为系统控制单元,无需添加外围电路,更新功能仅需修改软件。
2011-10-21 EDA技术在数字系统设计分析中的应用
介绍EDA技术的特点,发展历程和发展趋势,以MAX+plusⅡ开发系统为平台,以高密度可编程逻辑芯片CPLD为设计载体,采用层次化的设计方法,设计一个交通信号控制电路,从中可体现出数字系统的硬件设计向软件化方向发展的新思路.
2011-03-07 (多图) 某型末制导雷达自动测试系统设计
介绍了基于GPIB总线和RS-422接口协议的自动测试系统设计,从硬件和软件两个方面详细说明了系统的设计方法,系统具有模块化、层次化和开放式的特点,便于维护和升级。阐述了硬件部分的组成、设计方法和适配器。软件部分采用面向对象、可视化设计的快速应用开发软件平台Labwindos/cvi和VC++完成编辑、编译、连接、调试等开发。
2011-01-19 微捷码提供低功耗工艺技术的层次化参考流程
芯片设计解决方案供应商微捷码(Magma)设计自动化有限公司日前宣布,一款经过验证的支持Common Platform联盟32/28纳米低功耗工艺技术的层次化RTL-to-GDSII参考流程正式面市。这款参考流程利用了Talus IC实现系统独特的功耗优化和管理功能、最新的ARM Artisan 32/28纳米LP工艺库以及Common Platform联盟的先进32/28纳米工艺技术,使得设计师能够降低功耗、缩短设计周期并降低芯片成本。
2010-12-10 中芯国际将采用Cadence的DFM和低功耗Silicon Realization技术
?经过严格评估,中芯国际选择了Cadence Silicon Realization产品,基于其强大的层次化流程 (hierarchical flow),应用于大规模和高质量的设计。中芯国际认为此紧凑结合了功能性、物理和电气领域的整合流程,可用于评估、逻辑设计、验证、物理实现与设计内签收,并大大提高设计师的效率、易用性, 及获得更具确定性的结果 (deterministic results)。
2010-12-06 中芯国际采用低功耗 Silicon Realization 技术
经过严格评估,中芯国际选择了 Cadence Silicon Realization 产品,基于其强大的层次化流程 (hierarchical flow),应用于大规模和高质量的设计。中芯国际认为此紧凑结合了功能性、物理和电气领域的整合流程,可用于评估、逻辑设计、验证、物理实现与设计内签收,并大大提高设计师的效率、易用性, 及获得更具确定性的结果 (deterministic results)。
2010-02-26 (多图) 基于VHDL的4PSK的设计与实现
利用层次化、模块化和参数化的设计方法,通过MAX+PUSSⅡ软件平台,设计多进制数字相位调制MPSK(M—ary Phase—Shift Keying)中的四相制4PSK(4一ary Phase—Shift Keying)的调制系统和解调系统。
2010-02-26 基于VHDL的4PSK的设计与实现
利用层次化、模块化和参数化的设计方法,通过MAX+PUSSⅡ软件平台,设计多进制数字相位调制MPSK(M—ary Phase—Shift Keying)中的四相制4PSK(4一ary Phase—Shift Keying)的调制系统和解调系统。
2008-09-12 (多图) 基于Verilog的顺序状态逻辑FSM的设计与仿真
硬件描述语言Verilog为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式,同时,为计算机辅助设计工具在工程设计中的应用提供了方法。该语言支持早期的行为结构设计的概念,以及其后层次化结构设计的实现。这在设计过程中,进行逻辑结构部分设计时可以将行为结构和层次化结构混合起来;为确认正确性还可以将描述进行模拟,并提供一些用于自动设计的综合工具。
2008-06-02 微捷码发布新品Hydra
2008年6月2日,Magma(微捷码)设计自动化公司,于今日发布了布局规划自动综合和层次化设计规划产品Hydra,通过其所具备的物理优化功能实现了卓越的可预测性。
2008-02-28 新思科技携手中芯国际推出增强型90纳米参考流程
新思科技和中芯国际共同推出一个支持层次化设计及多电压设计的增强型90纳米 RTL-to-GDSII 参考设计流程。该流程受益于当前最先进的逻辑综合、可测性设计 (DFT) 和可制造性设计 (DFM) 技术。
2007-09-23 (多图) EDA工程建模及其管理方法研究
现代电子设计技术面临着集成电路(IC)芯片设计的复杂度不断增大而产品的研发时限不断缩短的挑战。为了提高芯片质量和设计效率,人们将抽象建模的思想应用于芯片设计和管理,提出结合抽象建模技术的芯片设计方法,并且在大规模芯片设计中采用层次化的分组协作。
2007-09-03 基于RVM的层次化SoC芯片平台的设计及应用
随着SoC设计日趋复杂,验证成为SoC设计过程中最关键的环节。本文介绍了Synopsys的RVM验证方法学,采用Vera硬件验证工具以及OpenVera验证语言建立目标模型环境,自动生成激励,完成自核对测试、覆盖率分析等工作。通过建立层次化的可重用性验证平台,大大提高了验证工程师的工作效率。文中以一个SIMC功能模块的验证为例,详细介绍了RVM验证方法学在SoC芯片验证中的应用。
2007-05-09 使用 PlanAhead Design 工具提高设计性能
PlanAhead 设计方法提供了性能、生产力以及结果的可重复性。凭借其层次化设计流程,PlanAhead 软件可让您减少运行 PAR 然后返回 RTL 与综合的反复次数。相反,您可以分析设计并在实现之前解决物理方面的问题。
2006-04-03 简化局部重配置功能的PLANAHEAD8.1软件工具
 赛灵思公司推出其 PlanAhead 软件的最新版本,该层次化设计与分析解决方案和赛灵思 ISE 软件结合使用,可使赛灵思 Virtex-4 和 Spartan-3 FPGA 实现比竞争解决方案高
2006-02-15 XILINX推出PLANAHEAD8.1 简化局部重配置功能
赛灵思公司宣布即日起推出其 PlanAhead? 软件的最新版本,该层次化设计与分析解决方案和赛灵思 ISE? 软件结合使用,可使赛灵思 Virtex-4? 和 Spartan?-3 FPGA 实现比竞争解决方案高出两个速度等级的性能优势。
2005-06-05 层次化设计——我们的应对之道 参评号:M
层次化设计是一种较为独特的物理设计方法,它结合了EDA界传统的Flatten及Hierarchical设计方法,已经成功应用在龙芯2号处理器的物理设计工作中,取得了较好的效果。本文首先介绍半层次化设计方法的流程,之后分析了使用半层次化设计方法的原因,接着着重介绍流程的重点问题分析,最后总结并展望了半层次化设计方法的应用范围及前景。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈