EDN China首页 > 高级搜索 > RTL设计

RTL设计 RTL设计 搜索结果

RTL设计
本专题为EDN China电子技术设计网的RTL设计专题,内容全部来自电子技术设计网精心选择与RTL设计相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
共搜索到80篇文章
2015-09-10 GPU设计拥抱“开源”
在近期于美国硅谷举行的年度Hot Chips大会上,一款通用图形处理器(GPGPU)以开源RTL的形式亮相。虽然该GPGPU仍在早期开发且相对较粗糙的阶段,但却是新兴开源硬件平台的又一部分。
2013-08-05 如何通过RTL分析、SDC约束和综合向导更快推出FPGA设计
EDA 公司和 FPGA 厂商不断开发新的工具和方法,推进繁琐任务的自动化,帮助设计团队集中精力做好创造性工作。下面我们就来看看 FPGA 工具流程的演进发展,了解一下现代 FPGA 团队是如何利用 RTL分析、约束生成和综合导向来减少设计迭代的。
2013-02-28 ARM与Cadence流片首款面向三星工艺的14纳米FinFET测试芯片
该芯片使用完整的Cadence RTL-to-signoff流程进行设计,是首个面向三星14纳米FinFET工艺的芯片,能加快向高密度、高性能与超低功耗SoC的不断迈进,满足未来智能手机、平板电脑和其他高级移动设备的需要。
2012-01-04 (多图) 解析:用于测试SDRAM控制器的PDMA
设计了一种用于测试SDRAM的可编程直接存储器存取控制模块(PDMA),把设计的PDMA作为IP软核,在基于PCI环境的RTL仿真平台上进行功能仿真、综合并将结果下载到PFGA上,建立基于 FPGA的测试平台进行硬件测试验证.结果表明,板上PDMA工作频率66MHz,达到快速访问的设计要求.PDMA仿真了多个IP与SDRAM的数据交换,并且建立在通用的PCI环境下.因此本设计方法和建立的仿真测试环境可用于不同的IP,是解决不同IP开发中十分重要的仿真测试方案,大大缩短了IP开发的测试和验证的时间,对于发展IP软核有重要意义.
2011-12-27 (多图) ModelSim和QuestaSim功能简介及仿真介绍
ModelSim是工业界最优秀的语言仿真器,它提供最友好的调试环境,是作FPGA、ASIC设计RTL级和门级电路仿真的首选。它支持PC和UNIX、LINUX平台,是单一内核支持VHDL和Verilog混合仿真的仿真器。
2011-12-02 (多图) JPEG2000中53离散小波多层变换FPGA实现研究
基于新一代图像压缩国际标准JPEG 2000,介绍一种快速、有效的多层5/3小渡变换的VLSI设计结构,该方法使用两组一维变换实现,用移位-相加代替乘法操作,整体设计采用了流水线设计。利用双端口RAM和地址生成模块的调度完成小波变换的分裂、边界延拓工作,不需另外增加模块。二维离散小波变换滤波器结构的设计采用Verilog HDL进行RTL级描述,已经通过了FPGA验证,并可作为单独的IP棱应用于图像编解码芯片中。
2011-06-30 SpringSoft为设计验证方法提供新工具
从晶体管级设计到门级设计再到RTL设计,设计方法有了很大的改变,这给EDA技术带来挑战也带来机遇,而SoC设计更是对设计方法提出了前所未有的要求,内置处理器、基于IP设计、基于平台的设计、ESL设计、越来越多的软件内容和越来越多的验证都对设计工具有着不同的需求。无论是以原理图设计为主的模拟、射频设计,还是以HDL设计为主的数字设计,在验证、调试的方法上都有不同的要求,此外,由于缺乏标准的设计流程,目前SoC设计的多元化限制了其成长速度,设计的复杂性也成为EDA技术发展的主要驱动力。
2011-05-30 早期RTL探测带来的价值和突破
超过800MHz的时钟频率,2000万门以上的规模,50个以上的IP和70%以上的可重用性——当前的芯片设计规模愈加庞大和复杂。而在早期RTL设计开发阶段,设计数据有多个来源,其一致性和完整性程度各有不同,前期RTL匹配和综合以及优化至少要花掉整个设计开发10-15%的时间,因为没有一个干净的代码时序就无法生成网表,无法开始下一步的设计。麻烦的是,市场对设计周期的要求却越来越短,不超过15个月,工程师们缺少一种快速而有效的方式来试探和完善数据、修复设计问题和为RTL综合创建一个更好的起始点,进而形成一个高度融合的实现流程。
2011-05-03 SOC设计验证方法的探索
在片上系统的设计与实现中,验证这一环节日益重要,整个过程中花在验证的时间比重越来越大,主要原因在于随着SoC 芯片复杂度的提高,验证的规模也成指数级的增加。系统芯片的时代已经到来,在RTL级硬件设计的抽象层次上已经无法应付数以百万和千万门系统的设计和验证。
2011-04-19 ASIC设计转FPGA时需要注意的几点
FPGA原型验证和其他验证方法是不同的,任何一种其他验证方法都是ASIC验证中的一个环节,而FPGA验证却是一个过程。由于FPGA与ASIC在结构、性能上各不相同,ASIC是基于标准单元库,FPGA用的是厂商提供的宏单元模块,因此首先要进行寄存器传输级(RTL)代码的修改。
2011-04-07 Synopsys推出用于早期RTL探测的工具:DC Explorer
新思科技有限公司(Synopsys, Inc.)日前宣布:其Galaxy设计实现平台上又增加最新的工具DC Explorer,以显著加快高质量设计数据的开发速度。
2011-01-19 微捷码提供低功耗工艺技术的层次化参考流程
芯片设计解决方案供应商微捷码(Magma)设计自动化有限公司日前宣布,一款经过验证的支持Common Platform联盟32/28纳米低功耗工艺技术的层次化RTL-to-GDSII参考流程正式面市。这款参考流程利用了Talus IC实现系统独特的功耗优化和管理功能、最新的ARM Artisan 32/28纳米LP工艺库以及Common Platform联盟的先进32/28纳米工艺技术,使得设计师能够降低功耗、缩短设计周期并降低芯片成本。
2010-12-07 Melfas采用微捷码的Talus和 FineSim SPICE进行SoC的投片
Melfas IC被广泛应用于移动电话、智能手机、MP3播放器、监控器及其它消费类电子产品中。Talus平台与微捷码支持基于ARM Cortex处理器的设计RTL-to-GDSII 参考流程让Melfas能够较其之前实现流程取得更低超过5%的功耗、更小20%的面积和更短50%的实现周期;FineSim让Melfas无需牺牲精度即可以更快10倍的速度完成最高层、版图后模拟电路仿真。
2010-09-29 三公司携手实现超过 2.4GHz 的 ASIC CPU 性能
该器件内置了MIPS32 74Kf 处理器内核,它是一款采用高性能集成浮点单元(FPU)、DSP 扩展、32K L1 指令及 32K L1 数据缓存和片上 8K PDtrace 内存缓冲器的超标量、无序 (Out of Order, OoO)CPU。MIPS32 74K 内核是一款有 15 级流水线的完全可合成、可授权 IP 内核,可实现最高频率,并广泛应用于高端数字消费设备、机顶盒和家庭网络解决方案。与前一代 65nm 设计相同,RTL 设计是由 MIPS 完成,采用 Dolphin 存储器,部署是由 Open-Silicon 完成的。台积电采用 CyberShuttle 原型方案构建了制造设备。
2010-09-29 (多图) 设计质量及其对设计收敛的影响
一个典型SoC设计开始于一个RTL(寄存器传输级)描述,它表述了用户的意图,以及一组驱动实现的设计约束。设计团队首先要验证RTL,通过仿真与形式验证,查看功能意图的正确性。然后,设计就进入了一系列实现步骤,包括综合与布局布线,最终生成一个GDSII(图形设计系统II)布局,用于硅片的制造。
2010-09-10 (多图) 16位微控制器的设计与实现
这里描述了一款自主研发的16位嵌入式微控制器(A8096)的设计与实现,基于RTL级设计方法使用VerilogHDL进行设计描述,在设计中,采用硬布线控制方式,减少了面积和功耗,同时MCU兼容了MSC-96指令集,目标是可以应用于实际嵌入式系统项目中。
2010-08-30 (多图) 16位微控制器的设计与实现
描述了一款自主研发的16位嵌入式微控制器(A8096)的设计与实现,基于RTL级设计方法使用VerilogHDL进行设计描述,在设计中,采用硬布线控制方式,减少了面积和功耗,同时MCU兼容了MSC-96指令集,目标是可以应用于实际嵌入式系统项目中。
2010-06-18 Actel标准软件套装提供免费IP核使用权和RTL套装选项
爱特公司(Actel Corporation)宣布,其Libero黄金(Gold) 版本用户现在可以免费访问IP库,而Libero 白金(Platinum)版本则加入RTL IP库源码,使得设计人员能够通过采用爱特经验证的IP模块系列,更轻易建立功能强大的设计。
2010-05-18 (多图) ModelSim和QuestaSim功能简介及应用
ModelSim是工业界最优秀的语言仿真器,它提供最友好的调试环境,是作FPGA、ASIC设计RTL级和门级电路仿真的首选。
2010-03-01 芯邦采用Cadence系统提升SoC验证实效
Cadence设计系统公司宣布,位于中国深圳的、无晶圆厂集成电路设计领先企业芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系统来加速其RTL设计流程,并为下一代数字消费和网络芯片提供了一个验证流程。?
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈