EDN China首页 > 高级搜索 > 深亚微米工艺

深亚微米工艺 深亚微米工艺 搜索结果

深亚微米工艺
本专题为EDN China电子技术设计网的深亚微米工艺专题,内容全部来自电子技术设计网精心选择与深亚微米工艺相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
  • 文章
    (17)
  • 论坛
    (0)
  • 博客
    (0)
共搜索到17篇文章
2011-11-17 (多图) 一种低温漂的CMOS带隙基准电压源的研究
为了满足深亚微米级集成电路对低温漂、低功耗电源电压的需求,提出了一种在0.25μm N阱CMOS工艺下,采用一阶温度补偿技术设计的CMOS带隙基准电压源电路。电路核心部分由双极晶体管构成,实现了VBE和VT的线性叠加,获得近似零温度系数的输出电压。T—SPICE软件仿真表明,在3.3 V电源电压下,当温度在-20~70℃之间变化时,该电路输出电压的温度系数为10x10-6/℃,输出电压的标准偏差为1 mV,室温时电路的功耗为5.283 1 mW,属于低温漂、低功耗的基准电压源。
2010-07-09 解读无核产业第二回化蛹成蝶与作茧自缚
随着IC技术的进步,20世纪90年代出现了SoC概念,SoC是以深亚微米工艺和IP核(具有特定电路功能的硬件描述语言程序,可植入不同的IC工艺,发明人拥有知识产权)为支撑的超大规模IC。
2009-11-13 基于SOPC的运动视觉处理系统设计
随着深亚微米工艺的发展, FPGA的容量和密度不断增加,以其强大的并行乘加运算(MAC)能力和灵活的动态可重构性,被广泛应用于通信、图像等许多领域。但是在复杂算法的实现上,FPGA不如嵌入式处理器方便,所以在设计具有复杂算法和控制逻辑的系统时,往往需要和嵌入式处理器结合使用,这就是 SOPC(System on a Programmable chip,可编程片上系统)技术。
2009-09-30 (多图) 通信集成电路芯片物理设计难点及解决方案
本文分析了超深亚微米工艺下超大规模通信集成电路物理设计面临的挑战,并在此基础上介绍了IBM相应的解决方案,如基于ALSIM系列工具的电源网络的分析设计流程、统计静态时序分析方法(StatisticsStaticTimingAnalysis,SSTA)、时钟树优化工具BCO(BonnClockOpt,BCO),多种高性能的高速串并/并串转换器(High-SpeedSerdes,HSS)及其完备而精确的仿真和建模环境,这些方案的实施为复杂通信集成电路芯片的物理设计提供了有力的保障,极大地促进通信芯片的开发与应用。
2009-09-25 (多图) 差分放大器中的不匹配效应及消除方法
随着微电子制造业的发展,制作高速、高集成度的CMOS电路已迫在眉睫,从而促使模拟集成电路的工艺水平达到深亚微米级。因为诸如沟道长度、沟道宽度、阈值电压和衬底掺杂浓度都未随器件尺寸的减小按比例变化,所以器件的不匹配性随着器件尺寸的减小越加明显。
2009-08-14 ULSM超大规模集成电路的功耗解决方案
本文针对超深亚微米工艺下的超大规模集成电路芯片,介绍了IBM贯穿于芯片从设计到生产整个开发过程的功耗解决方案。该方案集IBM精准完备的工艺数据库、功耗分析工具与分析评估体制为一体,在项目研发的各个阶段实时反馈功耗信息,从而大大缩短了芯片的开发周期、提高了开发效率,并保证交付产品的质量和可靠性。
2008-11-12 (多图) 一种基于省时考虑的深亚微米VLSI的物理验证方法
超大规模集成电路设计进入到深亚微米工艺后,以时序驱动为主的开发方法使用更加普遍,面临的新挑战也随之而来为了可制造性而要面临越来越多的金属层密度问题和天线效应问题.
2008-09-26 (多图) 一种应用于SoC的高速数模转换器的设计
本文选择了SoC芯片广泛使用的深亚微米CMOS工艺,实现了一个10位的高速DAC。该DAC可作为SoC设计中的IP硬核,在多种不同应用领域的系统设计中实现复用。
2008-07-09 片上系统(SOC)设计流程及其集成开发环境
片上系统(SOC——System-On-a-Chip)是指在单芯片上集成微电子应用产品所需的全部功能系统,其是以超深亚微米(VDSM-Very Deep Subnicron)工艺和知识产权(IP——Intellectual Property)核复用(Reuse)技术为支撑。
2008-03-17 MIPS提供采用深亚微米工艺的硅验证高保真音频IP
MIPS 科技宣布其采用多种深亚微米工艺和经过代工厂硅验证的 96dB 音频 IP 编解码器已获得 TSMC 90nm 和特许半导体130nm 多个工艺的硅验证。这将是全球首款真正获得深亚微米工艺硅验证超过 96db 的高保真、超低功耗和小面积的音频 IP。
2008-01-15 (多图) 微处理器的低功耗芯片设计技术
随着半导体工艺的飞速发展和芯片工作频率的提高,功耗已经成为深亚微米集成电路设计中的一个重要考虑因素。本文介绍了低功耗微处理器的研究现状,讨论了几种常用的微处理器低功耗设计技术。最后,对夸后低功耗微处理器设计的研究方向进行了展望。
2007-09-10 IP核在SoC设计中的接口技术
随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片,已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键,但困难在于缺乏IP核与系统的接口标准,因此,开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念,然后从接口标准的角度讨论在SoC设计中提高IP核的复用度,从而简化系统设计和验证的方法,主要讨论OCP(开放核协议)。
2006-12-03 (多图) 2.4GHz动态CMOS分频器的设计
分频器是锁相环电路中的基本单元.是锁相环中工作在最高频率的单元电路。传统分频器常用先进的高速工艺技术实现。如双极、GaAs、SiGe工艺等。随着 CMOS器件的尺寸越来越小,可用深亚微米的CMOS工艺制造高速分频器。由于CMOS器件的价格低廉,因而高速CMOS分频器有着广阔的市场前景。笔者给出1种利用O.6μvmCMOS工艺制造的2.4GHz动态前置双模分频器,该分频器的最高输入频率可以达到3GHz。
2006-08-30 TD-SCDMA芯片设计中的串扰分析
在超深亚微米工艺条件下,芯片设计在考虑时延的同时还要考虑到信号完整性。由信号完整性引起的逻辑和时序问题,常使芯片不能实现时序的正确收敛,或在测试过程中不能正常工作。
2005-05-04 (多图) 如何实现纳米级芯片设计的时序收敛
在当今的深亚微米设计中,随着几何尺寸的缩小和密度的增加,时序收敛成为设计人员最为头痛的问题之一。针对0.13微米及以下的工艺,来自互连负载的延时所占的比例显著增加。另外,串扰信号(crosstalk)通过耦合电容对时序也会产生影响。同时,压降(IR drop)对时序的影响也不容忽视。
2004-08-30 先进铜化学机械研磨技术引领半导体工艺突破65nm节点
铜互连和低K材料是半导体深亚微米工艺中涉及的两个重要的技术,而这两种新技术的发展也给传统的化学机械研磨(CMP)工艺提出了挑战。
2003-05-31 深亚微米SoC芯片设计及其供应链的管理
本文主要介绍了深亚微米SoC芯片设计过程中要考虑的因素,和供应链整合管理的重要性。简要列出了IP核的分类和选择IP的要点,以及Library和Foundry的工艺的确定对SoC芯片设计的影响。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈