EDN China首页 > 高级搜索 > 并行流水线结构

并行流水线结构 并行流水线结构 搜索结果

并行流水线结构
本专题为EDN China电子技术设计网的并行流水线结构专题,内容全部来自电子技术设计网精心选择与并行流水线结构相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
  • 文章
    (7)
  • 论坛
    (0)
  • 博客
    (0)
共搜索到7篇文章
2012-04-20 (多图) 一种基于FPGA的实时红外图像放大模块
为了提高红外成像系统图像放大算法的资源利用率和实时性。在此基于传统线性插值算法,充分考虑红外探测器信号的输出方式,并根据红外成像平台的结构特点,提出了一种适用于FPGA的改进型线性插值算法,该算法基于并行流水线方式实现,充分发挥了FPGA的高速并行处理能力。
2010-10-27 (多图) 基于FPGA分布式算法的滤波器设计
本文利用了丰富的存储器资源进行查找表运算,设计了一种基于分布式算法低通FIR滤波器;利用线性相位FIR滤波器的对称性减小了硬件规模;利用分割查找表的方法减小了存储空间;采用并行分布式算法结构流水线技术提高了滤波器的速度,在FPGA上实现了该滤波器。
2010-06-13 (多图) 并行流水结构的RS(255,233)译码器设计与实现
近年来,关于RS(255,223)码译码器实现的算法得到了广泛的关注,但是这些算法的实现速度都不太快,即便有速度稍高的,其占用硬件资源也较多,而一些占用硬件资源较少的算法速度却很慢。本文采用基于ME算法的8倍并行设计方案,结合流水线技术,克服了上述算法的缺陷,利用尽可能少的硬件资源获得了极高的译码速度。
2008-09-03 (多图) 视频压缩IPcore设计
介绍了一种基于FPGA技术的视频压缩 IPcore,智力产权)设计。设计中综合运用了分布式算法、并行运算和流水线单元,通过VerilogHDL硬件描述语言描述运算单元及其结构配置。整个系统能在27MHz系统时钟下工作。
2008-06-24 (多图) Motion JPEG视频压缩IP核的设计与实现
本文设计了一个高效的全流水线结构的Motion JPEG视频压缩IP核。在设计中提出了一种适合FPGA结构并行快速矩阵转置电路结构和全流水线的二维离散余弦变换电路结构。
2007-04-26 (多图) 基于并行流水线结构的可重配FIR滤波器的FPGA实现
在用FPGA或专用集成电路实现数字信号处理算法时,计算速度和芯片面积是两个相互制约的主要问题。实际应用FIR滤波器时,要获得良好的滤波效果,滤波器的阶数可能会显著增加,有时可能会多达几百阶。因此,有必要在性能和实现复杂性之间做出选择,也就是选择不同的滤波器实现结构。这里运用并行流水线结构来实现速度和硬件面积之间的互换和折衷。
2006-07-08 Hyperstone
Hyperstone的E1-16XSR/32XSR RISC/DSP处理器为要求高速微处理和高性能DSP的应用提供了无缝集成的RISC/DSP功能。这些处理器具有共享寄存器的流水线结构RISC和DSP执行单元。程序员能够无缝地混合RISC和DSP专用的编程。RISC和DSP指令支持高度的并行性,从而实现高吞吐率任务。这些处理器的目标应用包括电话、VoIP、视频、数码相机和通用信号处理。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈