EDN China首页 > 高级搜索 > CMOS积分电路

CMOS积分电路 CMOS积分电路 搜索结果

CMOS积分电路
本专题为EDN China电子技术设计网的CMOS积分电路专题,内容全部来自电子技术设计网精心选择与CMOS积分电路相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。
  • 文章
    (3)
  • 论坛
    (0)
  • 博客
    (0)
共搜索到3篇文章
2015-07-01 微光CMOS图像传感器读出电路设计
高性能的信号读出电路是微光CMOS 图像传感器的重要组成部分,如何降低读出电路噪声,提高读出电路输出信号的信噪比成为读出电路设计的重点。本文设计了一种高增益低噪声的电容反馈跨阻放大器CTIA与相关双采样电路CDS 相结合的微光探测器读出电路。在CTIA 电路中,采用T 网络电容实现fF 级的积分电容,并通过增益开关控制,来达到对微弱光信号的高增益低噪声读出。
2014-04-15 (多图) 16位单电源缓冲电压输出数模转换,积分和微分非线性误差小于±1 LSB
本文所示电路是一款完整的单电源16位缓冲电压输出DAC,它利用一个CMOS DAC和一个无交越失真的创新放大器将积分和微分非线性误差保持在±1 LSB。大多数轨到轨运算放大器都有交越非线性误差,其在16位系统中可能高达4到5个LSB,而本电路消除了这一误差。
2009-07-07 (多图) 高清视频CMOS电流舵数/模转换器的设计
高清晰电视(HDTV)和无线通信网络的发展,对转换器速度和精度提出了更高的要求。基于新型传输门(TG) 结构组成的电流源单元矩阵和译码逻辑电路,提出一种适用于高清晰视频使用的高速8位CMOS电流舵数/模转换器(CS-DAC)。应用电流源单元矩阵结构和传输门结构的译码电路,有效减少了毛刺等干扰信号;TG结构设计的电路使晶体管数量和电路的延时显著减少;基于O.25 μm CMOS技术的DAC电路设计,功耗仅为21 mW,采样率达到1.5 GHz。仿真结果表明,电路积分线性误差(INL)范围为-2~+2 LSB;微分线性误差(DNL)为-1~+4 LSB。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈