本专题为EDN China电子技术设计网的HSpice仿真专题,内容全部来自电子技术设计网精心选择与HSpice仿真相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年,针对中国设计经理人和工程师的不同需要,不断提供最先进和有深度的设计技术和应用。 |
2013-10-14 | (多图) 用于高速密集并行总线通信的零和信号方法(第3部分) 这一节将总结用上述模型环境实现的零和、差分与单端信号的众多仿真研究结果。新思公司针对Linux开发的HSPICE版本C.2009.03.SP1用于所有时域仿真。由Mayo SPPDG公司开发的Matlab脚本用于捕获和测量相关的眼图统计数据。 |
2011-09-15 | (多图) 锂电池及锂聚合物电池保护电路的设计 为保障锂离子电池及锂聚合物电池使用的安全稳定性,基于0.6μm的标准 CMOS工艺,设计了一种全功能锂离子电池及锂聚合物电池保护电路,针对可能出现的过放电、过充电、放电过电流、负载短路等异常状态设置了相应的保护机制.同时设计了基于亚阈值区的基准电路及比较器,并设置了待机状态,从而极大地降低了功耗.利用Hspice软件对设计进行仿真验证,证明其可满足全面电池保护电路要求并具有较低功耗. |
2010-08-31 | (多图) 一种CMOS绿色模式AC/DC控制器振荡器电路 此振荡器专门针对恒压恒流(CV-CC)控制、频率抖动(Frequency Shuffling)技术。采用电流模脉宽调制控制方案的电池充电芯片设计,锯齿波信号的线性度较好,当负载电路减小时,自动进入Burst Mode状态提高系统的效率。整个电路基于1.Oμm 40 V CMOS工艺设计,通过Hspice完成了整体电路前仿真验证和后仿真,仿真结果表明,振荡电路的性能较好,可广泛应用在PWM等各种电子电路中。 |
2009-04-24 | (多图) 极点跟随的LDO稳压器频率补偿方法 本文对LDO稳压器的频率稳定问题,和现有的频率补偿设计技术进行了理论分析。在此基础上,提出了一种新型的频率补偿方法,并给出了电路实现途径。通过一个采用TSMC0.18 μm混合信号半导体工艺,最大输出电流为100 mA的LDO稳压器设计,对该方法做出了进一步的说明。最后,结合LDO稳压器的HSpice仿真结果,对本文提出的频率补偿方法的效果进行了讨论。 |
2009-01-08 | (多图) 一种基于SoC应用的Rail-to-Rail运算放大器IP核 采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail 运算放大器IP 核. 基于BSIM3V3 Spice 模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到107.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz ,功耗只有0.34mW. |
2008-09-01 | (多图) 基于SOC应用的运算放大器IP核设计 基于SOC应用,采用TSMC 0.18μm CMOS工艺,设计实现了一个低电压、高增益的恒跨导轨到轨运算放大器IP核。该运放采用了一倍电流镜跨导恒定方式和新型的共栅频率补偿技术,比传统结构更加简单高效。用Hspice对整个电路进行仿真,在1.8V电源电压、10pF负载电容条件下,其直流开环增益达到103.5dB,相位裕度为60.5度,输入级跨导最大偏差低于3%。 |
2008-06-24 | (多图) 一种结构简单的低压低功耗ALU单元设计 1位的ALU单元在某些集成电路的设计中非常重要,本文提出了一种结构简单的高速,低功耗,低工作电压的ALU单元。在此设计中采用了XOR/XNOR结构,并加入了适当的缓冲电路,有效的提高了运算速度,并可以减少在级连中的阀值损失,同时还保持了较低的MOS管数量。通过HSPICE(CSMC 0.35um工艺)仿真,得了很好的特性。 |
2007-04-28 | (多图) 一种高速低压低静态功耗欠压锁定电路 基于传统的欠压锁定电路,本文提出一种CMOS工艺下的低压低静态功耗欠压锁定电路,并通过HSPICE仿真。此电路可以在1.5V~6V的电源电压范围下工作,阈值可调,翻转速度很快。 |
2007-01-02 | 采用SAR结构的8通道12位ADC设计 本文设计实现了一个8通道12位逐次逼近型ADC。转换器内部集成了多路复用器、并/串转换寄存器和复合型DAC,实现了数字位的串行输出。整体电路采用HSPICE进行仿真,转换速率为133ksps,转换时间为7.5ms。通过低功耗设计,工作电流降低为2.8mA。芯片基于0.6mm BiCMOS工艺完成版图设计,版图面积为2.5×2.2mm2。 |

EDN China官方微信
扫一扫关注,获取
电子新知,设计灵感