关注微博
DESIGNWARE
| 本专题为EDN China电子技术设计网的DESIGNWARE专题，内容全部来自电子技术设计网精心选择与DESIGNWARE相关的资讯。EDN China 是第一家关注中国电子设计领域的媒体。在过去的20年，针对中国设计经理人和工程师的不同需要，不断提供最先进和有深度的设计技术和应用。 |
共搜索到26篇文章
| 2015-06-19 | 用于移动SoC的业界最低功耗PCI Express 3.1 IP解决方案 2015年6月,Synopsys宣布推出用于移动SoC的业界最低功耗PCI Express 3.1 IP解决方案,经硅验证的、兼容的DesignWare IP使工作功耗小于5 mW/Gb/Lane并使待机功耗小于10uW/Lane. |
| 2015-04-27 | 图像传感器和显示领域内的新发展推动低成本智能手机增长 Synopsys的DesignWare MIPI IP已经使许多SoC开发人员能够通过使用D-PHY、CSI-2和DSI IP来实现量产。DesignWare MIPI D-PHYv1.2 IP显著地降低了面积、成本和功耗。该IP把产品上市时间缩到最短，同时可针对CSI-2和DSI应用利用其可配置性选项和丰富的解决方案而使投资回报率达到最高，同时减少了支持多款应用所需的SoC设计数量。 |
| 2015-03-03 | Synopsys推出全新DesignWare中等容量非易失性存储器 Synopsys全新DesignWare中等容量非易失性存储器（NVM）IP使芯片成本降低多达25%,作为嵌入式闪存的替代方案，该NVM IP无需额外光罩和附加工艺步骤。 |
| 2014-07-10 | Synopsys的DesignWare NVM IP面积缩小75% Synopsys将用于Grade 0汽车应用的DesignWare NVM IP面积缩小75%,全新Trim NVM IP通过快速擦写将NVM测试时间缩短3倍，同时仍然保证AEC-Q100品质. |
| 2014-07-02 | Synopsys发布业界首款完整的PCI Express 4.0 IP解决方案 Synopsys发布业界首款完整的PCI Express 4.0 IP解决方案,高质量的基于PCI Express的DesignWare PHY、控制器和Verification IP完整方案以其翻倍至16GT/s的性能助力企业级SoC设计. |
| 2014-06-24 | Synopsys发起的“IP Accelerated”计划重新定义了IP供应商范式 Synopsys发起的“IP Accelerated”计划重新定义了IP供应商范式,全新DesignWare IP开发套件和定制化子系统加速了原型设计、软件开发及在SoC中集成IP. |
| 2014-05-08 | Synopsys全新IP将USB PHY的实现面积缩小达50 Synopsys全新已流片DesignWare USB 3.0和USB 2.0 femtoPHY IP将面积缩小高达50％.采用14/16nm FinFET和28nm工艺的小片芯占用面积PHY降低了消费类、移动、存储及网络应用的硅成本. |
| 2014-02-26 | Synopsys即刻提供多协议DesignWare Enterprise 12G PHY IP Synopsys宣布即刻提供多协议DesignWare Enterprise 12G PHY IP,在高端网络和计算应用中的高性能PHYIP,它可支持1.25 Gbps至12.5 Gbps的吞吐量并能使其功耗降低多达20%. |
| 2013-12-10 | Synopsys全新超低功耗非挥发性存储器IP Synopsys全新超低功耗非挥发性存储器IP在将功耗降低90%的同时面积缩小一半,DesignWare多次可编程NVM IP降低了无线和RFID / NFC标签应用的系统成本。 |
| 2013-11-15 | Synopsys推出Enterprise 40G以太网DesignWare IP组合 Synopsys推出Enterprise 40G以太网控制器IP，扩展其用于数据中心SoC的DesignWare IP组合。DesignWare IP专为应对现代数据中心SoC吞吐量和服务质量需求而实现优化。 |
| 2013-07-01 | 联电携手新思加速14nm FinFET制程的认证 联电(2303-TW)(UMC-US)与新思科技(Synopsys)(SNPS-US)共同宣布，两家公司的合作已获得成果，采用新思科技DesignWare逻辑库的IP组合，和Galaxy实作平台的一部分寄生StarRC萃取方案，成功完成联电第一个14奈米FinFET制程验证工具的设计定案。 |
| 2012-09-21 | Synopsys28纳米DesignWare IP赢得第100项设计 28纳米DesignWare IP的完整产品线包括USB、PCI Express、SATA、HDMI、DDR、MIPI的数模混合设计，以及数据转换器、音频编解码器、嵌入式存储器和逻辑库 |
| 2012-07-11 | 新思科技和中芯国际推出40纳米低漏电工艺DesignWare IP 新思科技公司和中芯国际今日宣布：从即日起提供一套丰富的、应用于中芯国际40纳米低漏电（40LL）工艺的DesignWare IP。 |
| 2012-02-29 | 可用于TSMC 28纳米工艺的DesignWare嵌入式存储器和逻辑库 Synopsys的DesignWare嵌入式存储器和逻辑库专为提供高性能、低漏电及动态功率而设计，使工程师们能够优化其整个系统级芯片（SoC）设计的速度与能效，这种平衡在移动应用中至关重要。与DesignWare STAR Memory System?的嵌入式测试与修复技术相结合，Synopsys的嵌入式存储器和标准元件库为设计者提供了一个先进、全面的IP解决方案，可生成高性能、低功耗的28纳米SoC，并降低了测试与制造成本。 |
| 2011-06-28 | Synopsys推出可重编程非易失性存储器IP 全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司（Synopsys, Inc.）日前宣布：即日起推出面向多种180纳米工艺技术的DesignWare AEON非易失性存储器（NVM）知识产权（IP）。 |
| 2011-04-21 | Synopsys数据转换器IP已被应用于中芯国际低漏电工艺技术 新思科技有限公司（Synopsys, Inc.）日前宣布：该公司所提供经芯片生产验证的DesignWare数据转换器IP，已被应用于中芯国际广受欢迎的65纳米低漏电（Low Leakage）工艺技术。 |
| 2010-05-14 | 新思与中芯合作推出DesignWareUSB 2.0 nanoPHY 新思科技有限公司和中芯国际集成电路有限公司宣布开始提供用于中芯国际65纳米 (nanometer) 低漏电 (Low-Leakage)工艺技术的新思科技经硅验证的和获得 USB 标志认证的DesignWare(R) USB 2.0 nanoPHY知识产权 (IP)。 |
| 2009-09-18 | Synopsys First to Announce DDR3 IP with Support for 2133 Mbps Data Rates and 1.35V DDR3L Synopsys announced that its DesignWare? DDR3/2 PHY and digital controller IP supports the emerging 1866 and 2133 Megabits per second (Mbps) data rates currently being added to the JEDEC DDR3 standard. |
| 2008-11-13 | 新思科技发布全套SuperSpeed USB IP解决方案 新思科技发布了一套由新思科技独家提供的完整的SuperSpeed USB IP解决方案。该方案包括DesignWare? 设备控制器、PHY和验证 IP，以及一个SuperSpeed USB虚拟平台和驱动程序以协助软件的开发。 |
| 2008-10-28 | 新思科技发布针对中芯国际130纳米工艺流程的DesignWare SATA PHY IP 新思科技发布了针对中芯国际集成电路制造有限公司的130纳米工艺流程、业经芯片生产验证的DesignWare? SATA PHY IP, 适用于主从设备应用，如移动互联网设备、机顶盒 、固态驱动器和光盘驱动器。 |
EDN China官方微信
扫一扫关注，获取
电子新知，设计灵感
精彩推荐
今日焦点
-- Use of this website is subject to its terms of use.