EDN China首页 > 高级搜索 > Cadence

Cadence Cadence简介 搜索结果

Cadence简介
Cadence Design Systems Inc.是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其解决方案旨在提升和监控半导体、计算机系统、网络工程和电信设备、消费电子产品以及其它各类型电子产品的设计。
共搜索到397篇文章
2016-02-24 全新Cadence Modus测试解决方案最高可将系统级芯片测试时间缩短三倍
楷登电子近日宣布推出全新Modus?测试解决方案。该方案助设计工程师将产品测试时间缩短最高三倍,从而降低生产测试成本,进一步提高硅产品利润率。新一代测试解决方案采用物理感知2D弹性压缩架构,在不影响设计尺寸及布线的前提下使压缩比高达400余倍。
2015-10-28 Cadence新一代DSP内核以13倍更高性能和5倍更低功耗实现4K移动成像
2015年9月22日 – 贸泽电子 (Mouser Electronics) 即日起开始分销Texas Instruments (TI)的C2000 Delfino F28377S LaunchPad评估板。 此新型TI LaunchPad为TI C2000 Delfino F2837xS系列单片机的简单易用型快速原型开发套件,具有200 MHz的32位浮点运算能力、新集成的加速器,以及高度完整的模拟和控制外设。LaunchPad套件与TI BoosterPack插件模块兼容 — 包括 数字电源BoosterPack — 并提供多种软件支持以进一步简化开发。
2015-10-15 首款5nm测试芯片成功流片,半导体技术终将迈进5nm?
2015年10月14日,比利时微电子研究中心imec与全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) 今天共同宣布,使用极紫外光(EUV)及193浸式(193i)光刻技术,两家公司携手完成对5纳米测试芯片的第一次成功流片。
2015-10-10 五大IoT动力重塑半导体产业,可配置处理器IP大有可为?
两年前Cadence收购IP黑马Tensilica,引得业界评论一度甚嚣尘上。对于很多人来说,要了解EDA公司已经很难了,但他们不同寻常的发展轨迹,使得各种揣测更是难上加难。日前,原Tensilica创始人、Cadence公司现任IP事业部首席技术官Chris Rowen博士,在加入Cadence后首度接受中国媒体采访,就半导体产业的发展方向、SoC设计如何满足未来需求以及Cadence的IP业务等诸多热点问题进行了一一解读。
2015-04-06 Innovus设计实现系统能大幅减少周转时间并同时提升PPA指标
总部位于美国加州圣荷塞市的Cadence公司近日推出了名为Innovus的全新设计实现系统。采用这种新一代的物理设计实现解决方案,系统芯片(SoC)开发人员就能够在加速上市时间的同时交付最佳功耗、性能和面积(PPA)指标的设计。
2014-12-30 设计复杂度攀升,我们需要什么人才?
伴随着集成电路和系统设计技术的不断推进,设计复杂度攀升已成为电子业界不容忽视的趋势与挑战。下一代集成电路发展需要怎样的接班人,以及如何培养等问题成为各方关注的焦点。日前,在Cadence与合肥工业大学建立联合实验室的签约仪式上,多方就中国集成电路设计培养人才等问题做了深入交流。
2014-10-22 创意电子采用Cadence数字设计完成首个量产产品设计
创意电子采用Cadence Encounter数字设计实现系统在台积电16纳米FinFET Plus制程上完成首个量产产品设计.Cadence数字方案助力创意电子提升2倍的系统性能并实现1.8亿门SoC设计.
2014-09-30 MIPI使移动应用设计、验证与测试更高效
移动多媒体领域的开发人员正努力应对行业飞速发展所带来的巨大机遇与挑战。日前,由MIPI联盟重要成员Cadence和泰克(Tektronix)联合举办的MIPI(Mobile Industry Processor Interface)产品技术研讨会,为开发人员联合展示了MIPI标准的最新发展趋势,以及如何通过整合的IP/VIP方案、MIPI测试验证方案,来解决系统设计复杂性、设计成本、可靠性和加速产品上市时间等方面的设计挑战。
2014-09-19 (多图) 一种模拟除法器的设计及仿真验证
设计了一种模拟除法器, 核心电路由第二代电流传输器和一个电压电流转换电路构成。采用CSMC0.5umCMOS工艺进行设计,并用Cadence Spectre软件对电路进行了仿真,结果表明,在+5V的单电源供电下,-3dB带宽达到了60MHz,整个电路的静态功耗低至4.5mW。
2014-09-09 MIPI促使移动应用设计、验证与测试更高效
移动多媒体领域的开发人员正努力应对行业飞速发展所带来的巨大机遇与挑战。日前,由MIPI联盟重要成员Cadence和泰克(Tektronix)联合举办的MIPI(Mobile Industry Processor Interface)产品技术研讨会,为开发人员联合展示了MIPI标准的最新发展趋势,以及如何通过整合的IP/VIP方案、MIPI测试验证方案,来解决系统设计复杂性、设计成本、可靠性和加速产品上市时间等方面的设计挑战。
2014-08-07 Cadence推出Voltus-Fi定制型电源完整性解决方案
Cadence推出Voltus-Fi定制型电源完整性解决方案(Voltus-Fi Custom Power Integrity Solution),提供晶圆厂认证的SPICE级精度晶体管级电源签收解决方案
2014-07-24 (多图) 一种新型无运放CMOS带隙基准电路
介绍了带隙基准原理和常规的带隙基准电路,设计了一种新型无运放带隙基准电路。该电路利用MOS电流镜和负反馈箝位技术,避免了运放的使用,从而消除了运放带隙基准电路中运放的失调电压和电源抑制比等对基准源精度的影响。该新型电路比传统无运放带隙基准电路具 有更高的精度和电源抑制比。基于0.18μm 标准CMOS工艺,在Cadence Spectre环境下仿真。采用2.5V电源电压,在-40℃~125℃温度范围的温度系数为6.73×10-6/℃ ,电源抑制比为54.8dB,功耗仅有0.25mW。
2014-05-23 索尼欲退出PC市场?
全球电子设计创新领先企业Cadence设计系统公司宣布,立即推出基于台积电16纳米FinFET制程的DDR4 PHY IP(知识产权)。16纳米技术与Cadence创新的架构相结合,可帮助客户达到DDR4标准的最高性能,亦即达到3200Mbps的级别,相比之下,目前无论DDR3还是DDR4技术,最高也只能达到2133Mbps的性能。
2014-05-23 Mouser恭贺董荷斌:首位华裔获邀试车Formula E电动方程式
全球电子设计创新领先企业Cadence设计系统公司宣布,立即推出基于台积电16纳米FinFET制程的DDR4 PHY IP(知识产权)。16纳米技术与Cadence创新的架构相结合,可帮助客户达到DDR4标准的最高性能,亦即达到3200Mbps的级别,相比之下,目前无论DDR3还是DDR4技术,最高也只能达到2133Mbps的性能。
2014-05-22 Cadence推出基于台积电16纳米FinFET制程DDR4 PHY IP
全球电子设计创新领先企业Cadence设计系统公司宣布,立即推出基于台积电16纳米FinFET制程的DDR4 PHY IP(知识产权)。16纳米技术与Cadence创新的架构相结合,可帮助客户达到DDR4标准的最高性能,亦即达到3200Mbps的级别,相比之下,目前无论DDR3还是DDR4技术,最高也只能达到2133Mbps的性能。
2014-05-22 Cadence和ARM就64-位元处理器设计扩大合作
Cadence 获得ARM《EDA技术准入协议》,该协议准许Cadence使用基于ARMv7和ARMv8-A架构的处理器IP、ARM Mali GPUs、系统IP和物理工艺库,加强Cadence EDA 工具针对ARM IP以及设计实现方案进行优化,以期获得更好功耗、性能和面积(PPA)设计指标 。
2014-05-22 德国开发出可耐高温的新型微芯片
全球电子设计创新领先企业Cadence设计系统公司宣布,立即推出基于台积电16纳米FinFET制程的DDR4 PHY IP(知识产权)。16纳米技术与Cadence创新的架构相结合,可帮助客户达到DDR4标准的最高性能,亦即达到3200Mbps的级别,相比之下,目前无论DDR3还是DDR4技术,最高也只能达到2133Mbps的性能。
2014-05-14 海思扩大采用Cadence Palladium XP平台
海思HiSilicon扩大采用Cadence Palladium XP平台,运用于移动和数字媒体SoC与ASIC开发.
2014-04-28 Cadence收购Jasper Design Automation扩展其验证解决方案
Cadence收购Jasper Design Automation扩展其验证解决方案,中国,2014年4月25日——全球电子设计创新领先企业Cadence设计系统公司宣布,该公司已达成一项最终协议,以现金约1.7亿美元收购形式分析(formal analysis)解决方案领先供应商Jasper Design Automation, Inc.。截止2013年12月31日,Jasper约有2,400万美元的现金、现金等价物和短期投资。
2014-04-16 展讯采用Cadence Palladium XP II平台
展讯采用Cadence Palladium XP II平台,用于移动系统芯片和软硬件联合验证.
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈