EDN China首页 > 高级搜索 > Verilog

Verilog Verilog是什么 搜索结果

Verilog是什么
Verilog(IEEE 1364)是一种硬件描述语言(hardware description language, HDL),为了制作数字电路而用来描述专用集成电路和现场可编程逻辑门阵列的设计之用。Verilog 是由Gateway Design Automation公司于大约1984年开始发展。Gateway Design Automation公司后来被Cadence于1990年所购并。现在 Cadence 对于 Gateway 公司的 Verilog 和 Verilog-XL 模拟器拥有全部的财产权。
共搜索到118篇文章
2015-06-17 基于I2C总线图像传感器配置的FPGA实现
基于I2C总线的图像传感器配置在图像采集处理系统中非常常见,而以FPGA 为核心的嵌入式图像处理系统也越来越受重视。本文从视频图像采集中I2C 总线协议的特点入手,着重对图像传感器配置实现方法进行介绍,并用Verilog 硬件描述语言实现整个模块功能,将其嵌入到FPGA 的设计之中。
2015-01-06 在FPGA内实现按键消抖的方法(附参考Verilog代码)
在FPGA内实现按键消抖的方法多种多样,但是最简单的是采用移位寄存器的方法进行消抖。因为移位寄存器的方法不需要对时钟进行分频,也不需要进行延时等复杂操作,即可实现对按键边沿的检测。
2014-06-16 Android终端及FPGA控制的智能家居系统
本文设计并实现了一个基于Android智能终端及FPGA的智能家居系统,在3个平台下完成开发,分别是用Java语言在Android系统下进行应用程序开发,用Verilog语言对主控FPGA进行设计以及基于STM8单片机的功能模块设计。
2014-03-26 (多图) 基于双缓冲与单缓冲比较总线设计方案
本文设计了基于Xilinx Virtex6 FPGA的通用软件无线电平台,利用C语言开发了基于Linux系统的驱动程序,利用Verilog语言设计基于Xilinx PCIE硬核的双缓冲DMA控制器。双缓冲消除了中断延时的影响,节约了硬件资源,提高了数据传输速度。
2014-01-21 (多图) 基于Python定点平方根的FPGA实现
Python是一种简单易学并且功能强大的编程语言,并具有强大的软硬件描述能力,MyHDL采用Python扩展包的形式使其能支持硬件设计和仿真并在仿真结果符合要求后可将软件算法自动转换为相应的Verilog或VHDL硬件描述。本文试图采用这种新的基于Python的软硬件设计方法在FPGA上实现定点平方根。
2012-08-20 NI 发布 Single-Board RIO GPIC
NI Single-Board RIO通用逆变器控制器 (General Purpose Inverter Controller, GPIC) 提供个了一个革命性的新型嵌入式系统设计方法,以实现高性能的、现场可重配置的能源转换系统控制器的快速部署。高级的图形化系统设计平台和基于FPGA的标准可重配置控制系统,能够让用户在没有底层寄存器级编程语言(如Verilog 和 VHDL)知识的情况下,即可将其系统设计付诸实践。
2012-07-23 (多图) 基于CPLD的PLC背板总线协议接口芯片的设计方案
设计了一组基于CPLD的PLC背板总线协议接口芯片,协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程,25MHz下背板总线工作稳定的试验结果验证了协议芯片设计的可行性。
2012-01-16 (多图) H.264/AVC视频编码变换量化核的硬件设计
本文主要研究编码模块中的4×4整数变换量化核,提出硬件实现的优化方法,并采用Verilog HDL语言进行硬件设计和综合。
2011-12-27 (多图) ModelSim和QuestaSim功能简介及仿真介绍
ModelSim是工业界最优秀的语言仿真器,它提供最友好的调试环境,是作FPGA、ASIC设计的RTL级和门级电路仿真的首选。它支持PC和UNIX、LINUX平台,是单一内核支持VHDL和Verilog混合仿真的仿真器。
2011-12-02 (多图) JPEG2000中53离散小波多层变换FPGA实现研究
基于新一代图像压缩国际标准JPEG 2000,介绍一种快速、有效的多层5/3小渡变换的VLSI设计结构,该方法使用两组一维变换实现,用移位-相加代替乘法操作,整体设计采用了流水线设计。利用双端口RAM和地址生成模块的调度完成小波变换的分裂、边界延拓工作,不需另外增加模块。二维离散小波变换滤波器结构的设计采用Verilog HDL进行RTL级描述,已经通过了FPGA验证,并可作为单独的IP棱应用于图像编解码芯片中。
2011-11-21 采用OpenCL 标准实现FPGA 设计-引言
利用FPGA 上的Khronos 集团OpenCL标准,与目前的CPU、图形处理单元(GPU) 和数字信号处理(DSP) 单元等硬件体系结构相比,能够大幅度提高性能,同时降低了功耗。此外,与使用Verilog 或者VHDL 等底层硬件描述语言(HDL) 的传统FPGA 开发方法相比,使用OpenCL 标准、基于FPGA 的混合系统(CPU + FPGA) 具有明显的产品及时面市优势
2011-11-16 Altera发布业界第一个面向FPGA的OpenCL计划
Altera公司日前发布FPGA和SoC FPGA的开放计算语言(OpenCL)标准开发计划。OpenCL标准是基于C语言的开放标准,适用于并行编程。Altera的OpenCL计划结合了FPGA的并行能力以及OpenCL标准,实现强大的系统加速功能。与使用Verilog或者VHDL等底层硬件描述语言(HDL)的传统FPGA开发方法相比,这一混合系统(CPU + FPGA,使用OpenCL标准)还具有明显的产品及时面市优势。通过其OpenCL计划,Altera与多名用户合作,扩展了大学计划,支持在学术界面向FPGA开发的OpenCL标准,根据用户反馈,主动促进OpenCL标准的发展。用户早期评估结果表明,与多核CPU解决方案相比,性能提高了35倍,与HDL开发的FPGA解决方案相比,开发时间缩短了50%。
2011-11-11 (多图) 基于Verilog HDL的I2C总线功能的实现
把I2C总线设计成相应的模块,有利于相关FPGA的开发。目前有一些介绍相关开发的资料,但都是利用VHDL语言或AHDL语言实现的。本文给出利用Verilog HDL语言设计的I2C总线模块。
2011-11-07 (多图) 基于Verilog HDL的I2C总线分析器
医疗保健、临床医学和医疗救护中,血氧、心电、血压、呼吸、脑电波等生理信号都是非常重要的指标。针对临床应用,已经报道了将血氧、血压等检测应用于咽喉、食管等体内循环,提高了准确性和及时性,这种方法正处在研究阶段,I2C总线分析仪可以扩展医疗监测仪实现包括体外循环的多种方法同时检测和比较。
2011-10-08 基于ARM9的SD/MMC卡控制器的ASIC设计
文章设计的SD/MMC控制器基于一款3G手机基带芯片,其内核采用ARM926EJ,系统总线架构为AMBA,控制器连接到APB总线上。通过分析SD卡和MMC卡的规范,利用Verilog HDL实现了符合该规范的SD/MMC卡控制器IP核,该IP在SMIC的0.13um标准单元工艺库下对模型进行了综合和优化。
2011-09-30 基于ARM9的SD/MMC卡控制器的ASIC设计
文章阐述了基于TD-SCDMA手机数字基带芯片中SD/MMC卡控制器的工作原理与应用,利用Verilog硬件描述语言对其实现。运用ModelSim进行了功能仿真,利用SMIC0.13微米工艺库和SYNOPSYS的EDA工具对其综合。经过FPGA验证,确保该控制器作为一个独立的IP核可嵌入到ASIC系统中,符合最新的SD1.0标准和MMC3.31标准。
2011-09-23 (多图) 基于Verilog HDL滤波器的设计
小波滤波器的设计属于复杂算法的电路设计,因此利用Veril—ogHDL对双正交小波滤波器进行建模、仿真,实现电路的自动化设计,将是一种较为理想的方法。
2011-09-09 (多图) 基于FPGA的通用异步收发器设计
采用Verilog HDL语言作为硬件功能的描述,运用模块化设计方法分别设计了通用异步收发器(UART)的发送模块、接收模块和波特率发生器,并结合现场可编程门阵列(FPGA)的特点,实现了一个可移植的UART模块。该设计不仅实现了串行异步通信的主要功能,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中。
2011-08-31 (多图) JPEG2000中位平面编码的存储优化方案设计
本文通过对JPEG2000中的位平面编码器的存储方案进行了分析,设计了一个高效的存储结构以及相应的控制电路,设计采用verilog[4]语言描述,通过quartus[6]软件逻辑综合后,能够在0.1s内完成一幅512×512灰度图像的编码,编码时间仅为jasper[3]软件实现方案的30%左右。
2011-08-22 (多图) 基于AD7892SQ和CPLD的数据采集系统
本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路,包括模拟多路复用、集成放大、A/D转换,CPLD控制等。采用硬件描述语言Verilog HDL编程,通过采用CPLD使数据采集的实时性得到提高。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈