2014-12-17 | Altera发布其Quartus II软件v14.1 Altera Quartus II软件v14.1支持业界第一款具有硬核浮点DSP模块的FPGA实现TFLOP性能,软件扩展支持Arria 10 FPGA和SoC,缩短了设计时间. |
2014-12-08 | (多图) 基于FPGA的数字日历设计 采用VHDL语言编程设计了一个具有年、月、日、星期、时、分、秒计时显示功能,时间调整功能和整点报时功能的数字日历。采用VHDL和原理图相结合的设计输入方式,在Quartus Ⅱ开发环境下完成设计、编译和仿真,并下载到FPGA芯片EP1C3T144-3上进行结果验证。 |
2014-08-20 | Altera发布Quartus II软件Arria 10版v14.0 2014年8月19号,北京——Altera公司发布Quartus II软件Arria 10版v14.0——业界最先进的20 nm FPGA和SoC设计环境。Altera成熟可靠的Quartus II软件编译时间是业界最短的,支持性能最高的20 nm FPGA和SoC设计。客户可以使用这一最新版软件所包含的全系列20 nm优化IP内核,进一步加速其Arria 10 FPGA和SoC设计。 |
2014-07-03 | Altera交付14.0版Quartus II软件,其编译时间业界最快 Altera交付14.0版Quartus II软件,其编译时间业界最快.新版本以高达四倍更快速的编译时间来加速设计开发. |
2013-11-18 | TI推出模拟 DC/DC 降压控制器 Altera Quartus II软件v13.1编译时间缩短70%,新版软件包括在编译时间上的进步,增强了高级设计流程,提高了效能。 |
2013-11-12 | 三星2015年欲推出可折叠屏幕智能手机 Altera Quartus II软件v13.1编译时间缩短70%,新版软件包括在编译时间上的进步,增强了高级设计流程,提高了效能。 |
2013-11-12 | 极路由:互联网思维颠覆传统路由 Altera Quartus II软件v13.1编译时间缩短70%,新版软件包括在编译时间上的进步,增强了高级设计流程,提高了效能。 |
2013-11-07 | Altera Quartus II软件v13.1编译时间缩短70% Altera Quartus II软件v13.1编译时间缩短70%,新版软件包括在编译时间上的进步,增强了高级设计流程,提高了效能。 |
2013-05-14 | Altera Quartus II软件v13.0实现世界上最快的FPGA设计 Altera Quartus II软件v13.0支持实现世界上最快的FPGA设计,与以前的版本相比,只需要一半的时间就能实现业界性能最好的设计. |
2012-11-22 | 基于Multisim的VHDL建模与仿真 主要分析了QuartusⅡ的特点和虚拟仿真软件的优越性,以交通灯控制系统为例,介绍了在虚拟仿真软件Multisim平台上使用VHDL硬件描述语言进行程序编写、电路建模和仿真的方法。仿真实验证明了该方法的有效性。 |
2012-11-21 | Altera推出Quartus II软件12.1版 Altera Quartus II软件12.1版借助强大的高级设计流程,加速系统开发.在Altera高级设计流程中增加了Altera面向OpenCL的软件开发套件(SDK),增强了设计人员的效能,提高系统性能. |
2012-09-24 | (多图) 基于FPGA的数字密码锁 采用VHDL硬件描述语言,以自顶向下的设计方法,在Quartus II 9.1的开发环境下,设计了基于FPGA的数字密码锁。并选用ALTERA公司Cylone II系列的EP2C35F672C8芯片为其硬件条件,验证了其功能及可靠性。 |
2012-09-19 | (多图) 音频信号数字化光纤传输实验仪信道的设计与实现 介绍音频信号数字通信实验装置设计的实现过程,该装置以FPGA为主控芯片,以光纤为通讯媒介,将音频信号数字化后通过光纤实现传输,并对电路各个模块的功能及实现加以说明。实验装置采用分模块式的设计,设计思路灵活,结构清晰。电路在Altium Designer和Protel99中设计完成,并且在QuartusⅡ环境下用VerilogHDL语言进行编程并对程序进行仿真。 |
2012-06-13 | Altera Quartus II软件编译时间缩短了4倍 Altera公司今天发布业界成熟可靠的最新版Quartus II开发软件——对于FPGA设计,性能和效能在业界首屈一指的软件。 |
2011-11-08 | Altera推出Quartus II软件11.1版 Altera公司日前宣布推出Quartus II软件11.1版——在CPLD、FPGA和HardCopy ASIC设计方面,业界性能和效能最好的软件。这一新版软件扩展了Altera 28-nm FPGA支持,包括对Arria V和Cyclone V FPGA的编译支持,还增强了对Stratix V FPGA的支持。Quartus II 软件11.1版增加了支持Altera系统级调试工具——系统控制台。 |
2011-09-02 | (多图) 基于SoPC的双边带调幅波系统设计 针对双边带调幅波系统的一些具体问题,如提高速度、降低成本等,应用QuartusⅡ和NiosⅡ软件工具,在SoPC环境下利用FPGA(ALTERA EP2A35F48418)芯片构建DDS信号,设计双边带调幅波系统 |
2011-08-31 | (多图) 基于FPGA的DDS+DPLL跳频信号源设计 针对跳频通信系统有固有噪声的特点,结合DDS+DPLL高分辨率、高频率捷变速度的优点,并采用Altera公司的Quartus-Ⅱ_10.1软件进行设计综合,提出了一种新型的跳频信号源。结果表明,该设计中DPLL时钟可达到120 MHz,性能较高,而仅使用了30个LUT和18个触发器,占用资源很少。 |
2011-08-31 | (多图) JPEG2000中位平面编码的存储优化方案设计 本文通过对JPEG2000中的位平面编码器的存储方案进行了分析,设计了一个高效的存储结构以及相应的控制电路,设计采用verilog[4]语言描述,通过quartus[6]软件逻辑综合后,能够在0.1s内完成一幅512×512灰度图像的编码,编码时间仅为jasper[3]软件实现方案的30%左右。 |
2011-08-24 | (多图) 基于FPGA的交通灯系统控制设计 为了对交通灯系统进行精确控制,采用FPGA实验板,在QuartusⅡ软件环境下,分别实现脉冲发生模块、状态定时模块、交通灯显示模块、时间显示模块,进行仿真实验和硬件下载,获得的测试结果满足设计要求。由于采用了EDA技术,使数字系统设计的效率显著提高。 |
2011-08-03 | (多图) 一种基于VHDL语言的全数字锁相环的实现 随着集成电路技术的不断进步,数字化应用逐渐普及,在数字通信、电力系统自动化等方面越来越多地运用了数字锁相环。它的好处在于免去了模拟器件的繁琐,而且成本低、易实现、省资源。本文综合以上考虑,在一片FPGA中以Quartus II为平台用VHDL实现了一个全数字锁相环功能模块,构成了片内锁相环。 |

EDN China官方微信
扫一扫关注,获取
电子新知,设计灵感