EDN China首页 > 高级搜索 > LVDS

LVDS LVDS是什么 搜索结果

LVDS是什么
LVDS即低电压差分讯号(Low-voltage differential signaling,LVDS),是一种电子讯号系统,可满足现今对高效能资料传输应用的需求,同时系统供电电压减低到2伏特,适用于分辨率高于SVGA的TFT LCD显示装置,目前已得到了广泛的应用,甚至可以嵌入到FPGAASIC或其他元件身上。
什么是LVDS
LVDS与USB, 1394一样都是差分信号。1995年11月ANSI/TIA/EIA-644规划“Electrical Characteristics of Low Voltage Differential Signaling (LVDS) Interface Circuits.”完成认证。1994年由国家半导体公司引进。LVDS是采用差动的传输方式,电压输出与接收端需要100欧姆的终端阻抗(Terminating Resistor)。LVDS允许采用点对点(Point-to-Point)与分支(Multi-Drop)的连接方式。实现差动信号使用MS(Microstrip)线路或ST(Stripline)线路。
共搜索到138篇文章
2015-08-27 昆泰发布通用多路音视频格式转换器芯片系列
昆泰发布通用多路音视频格式转换器芯片系列,提供高清DisplayPort,HDMI,LVDS,HDTV,DVI和VGA转换的高性价比芯片方案.
2015-06-04 高速数据传输设计:对于差分对的要求
串行数据传输设计使用差分信号的方式,通过被称为差分对的一对铜线来传送数据。A线路和B线路内的信号是等振幅、反相位高速脉冲。差分信号在很多电路上有使用,比如LVDS,CML和PECL等等。
2014-10-23 (多图) FPGA与ADC数字数据输出的接口及LVDS应用诀窍
现场可编程门阵列(FPGA)与模数转换器(ADC)输出的接口是一项常见的工程设计挑战。本文简要介绍各种接口协议和标准,并提供有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。
2014-10-13 理解JESD204B协议
有一个没有深入讨论的主题就是解决 ADC 至 FPGA 和 FPGA 至 DAC 链路问题的协议部分,这两种链路本来就是相同的 TX 至 RX 系统。作为一名应用工程师,所需要的就是了解其中的细微差别,这样才能充分利用 JESD204B 通过现有 LVDS 和 CMOS 接口提供的优势。
2014-10-13 选择合适的转换器:JESD204B与LVDS对比
JESD204B接口是一个串行解串器链路规范,允许12.5Gbps的最大数据速率传输。使用高级工艺(例如65nm或更小)的转换器支持该最大数据速率,还可提高电源效率。系统设计人员可充分利用该技术相对于低压差分信号 (LVDS) DDR的优点。
2014-09-22 JESD204B接口适合所有的应用吗?
LVDS 及CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显著的优势,包括更简单的布局以及更少的引脚数。这是不是意味着您要改用JESD204B接口?
2014-07-14 (多图) 基于FPGA的通用网络下载器硬件设计
网络下载器作为航天计算机地面检测系统的重要组成部分,发挥着重要的作用。文中主要介绍了网络下栽器的总体设计思路,给出了硬件模块的设计原理图。并在PCB设计中,对于LVDS接口、高速总线以及叠层的设计中给出了应用参考,保证了系统硬件的可靠性,且在实际应用中取得了稳定的性能表现。
2014-06-25 (多图) 基于LVDS的高速图像数据存储器的设计与实现
为实现高速图像数据的实时接收存储和有效转发,设计了一种基于Flash的高速大容量固态数据存储器。该存储器以LVDS作为数据传输接口来接收两路高速数字图像数据;用外部FIFO作为图像数据缓存以确保数据接收和存储的并行性;通过FPGA控制整个系统的运行。经实际应用,该系统可成功地完成图像数据的接收、存储和转发功能。
2014-06-13 (多图) 基于FPGA的PCI_Express接口卡设计
本文提出了一种基于LVDS传输模式的PCIE接口卡设计,主控单元采用现场可编程门阵列FPGA完成,FPGA内部丰富灵活的设计资源和高效快速的设计流程足以完成接口设计工作,最大程度地提升了系统的可靠性。
2014-02-13 业界首款支持4MHz像素时钟的LVDS接收器IC
TI 推出首款支持小型 LCD 面板 4MHz 像素时钟的 LVDS 接收器.接收器可降低打印机、复印机、家用电器及数码摄像机的 EMI 与功耗.
2014-01-23 IDT推出低功耗 LVDS 时钟扇出缓冲器
IDT 推出低功耗 LVDS 时钟扇出缓冲器,节省功耗高达 60%,IDT 最新的差分扇出缓冲器系列运行于 1.8V,拥有堪比 3.3V 版本的 AC 性能,适用于高性能通信、计算和网络应用.
2013-11-18 基于FPGA的数字核脉冲分析器硬件设计方案
本方案设计了一种基于可编程门阵列的多道脉冲幅度分析器的硬件平台。探测器输出的核脉冲信号经前端电路简单调理后,经单端转差分,在FPGA 的控制下进行模/数转换,完成核脉冲的数字化,并通过数字核脉冲处理算法在FPGA内形成核能谱,核能谱数据可通过16位并行接口传输至其他谱数据处理终端,也可通过LVDS/RS485接口实现远程传输。
2013-09-02 采用HSAutoLink数据总线和其它先进电子技术实现连接式商用车辆
HSAutoLink产品组合是一种用于商用车辆和其它重型设备的新兴高速数据总线,包含了通用串行总线 (Universal Serial Bus, USB 2.0)、低压差分信号(Low Voltage Differential Signaling, LVDS)、1394、FlexRay车载网络、eMOST和以太网等技术。对来自消费市场的经济且广泛部署的五针屏蔽连接系统进行再装配和强化,以满足更严苛的机械要求,并将USB和其它消费技术带入商用运输领域,在“连接式”商用车辆中,HSAutoLink高速数据总线的推出代表着向简化电子内容迈出了重要的一步。
2013-04-23 (多图) 利用FPGA实现视频显示接口
FPGA提供了一个低成本、低功耗的设计解决方案,具有可重新编程、灵活和多功能的特点。这意味着电路板无需重新布局,并且可以实现更快的产品上市时间。因此,FPGA已成为一个备受关注的选择,可以满足紧凑的产品周期,以及7:1 LVDS、DVI和HDMI所需的高速接口和处理要求。
2013-03-27 IDT推出业界最低抖动MEMS振荡器
IDT推出具有频率裕量设定功能的业界最低抖动MEMS振荡器,IDT 的 4H LVDS / LVPECLMEMS 振荡器拥有 100 飞秒典型相位抖动和可修改的输出频率,可降低高性能万兆以太网和网络应用的误码率.
2012-12-07 模数转换器(ADC)不同类型数字输出深解
在当今的模数转换器(ADC)领域,ADC制造商主要采用三类数字输出。这三种输出分别是:互补金属氧化物半导体(CMOS)、低压差分信号(LVDS)和电流模式逻辑(CML)。
2012-08-28 了解高速ADC的数字输出选择
大型系统正在自己的模拟前端使用更多更快的通道,设计者必须为其选择CMOS、LVDS亦或CML输出。必须了解这些输出的主要特性、性能折衷,以及布局要求。
2012-07-12 LVDS 接口的静电防护
LVDS,即Low Voltage Differential Signaling,是一种低压差分信号技术接口。
2012-07-02 CrystalFree pMEMS 振荡器相位抖动低于 1 皮秒
IDT公司推出了CrystalFree压电MEMS(pMEMS)低压差分信号(LVDS)和低电压正发射极耦合逻辑(LVPECL)振荡器,该新型振荡器可在紧凑业界标准封装中以远低于1皮秒的相位抖动运行。
2012-06-21 基于FPGA的LVDS高速数据通信卡设计
基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s-1的LVDS数据接收及10~50 Mbit·s-1任意速率的LVDS数据发送。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈