EDN China首页 > 高级搜索 > SDRAM

SDRAM SDRAM是什么意思 搜索结果

SDRAM是什么意思
SDRAM是指同步动态随机存取内存(synchronous dynamic random access memory,简称SDRAM)是有一个同步接口的动态随机存取内存(dynamic random access memory,简称DRAM)。通常动态随机存取内存(DRAM)是有一个异步接口的,这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口,在响应控制输入前会等待一个时钟信号,这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机,对进入的指令进行流水线操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比,可以有一个更复杂的操作模式。
什么是SDRAM
Synchronous Dynamic Random Access Memory,同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写。
共搜索到129篇文章
2015-08-25 内存大讨论:DDR4,DDR3,DDR2,DDR1及SDRAM各有何不同?
本文详细介绍了DDR4,DDR3,DDR2,DDR1及SDRAM,他们的不同之处一目了然。
2015-03-04 SDRAM电路设计详解
SDRAM内部是一个存储阵列,可以把它想象成一个表格,和表格的检索原理一样,先指定行,再指定列,就可以准确找到所需要的存储单元,这是内存芯片寻址的基本原理,这个表格称为逻辑Bank。由于技术、成本等原因,不可能只做一个全容量的Bank,而且由于SDRAM工作原理限制,单一的Bank会造成非常严重的寻址冲突,大幅降低内存效率,所以在SDRAM内部分割成多个Bank,目前的SDRAM基本都是4个Bank。
2014-09-12 基于STM32F4x9的LCD显示设计
基于内置的LCD-TFT 控制器,Chrom-ART 图形加速器和FMC 外部SDRAM 控制器,意法半导体的STM32F4x9微控制器使得构建移动便携设备中的LCD 显示系统变得更为简单、灵活。
2014-08-29 浪潮选择美光为其服务器产品组合的主要内存供应商
Inspur(浪潮)选择Micron(美光)作为其服务器产品组合的主要内存供应商,Micron的8Gb DDR3 SDRAM向多种不同的Inspur 高性能和云计算产品提供了低功耗、高密度的内存解决方案.
2014-08-29 华硕EA-N66潜力与现状差距揭秘
EA-N66 PCB的顶部很普通,三根天线的RF子系统在上半部分较为明显,华邦W971GG6JB-25 1G DDR2 SDRAM在其下方。在PCB底部的中右位置可以明显看到EA-N66的处理核心—雷凌科技(现属于联发科技)的应用SoC。
2014-08-14 (多图) 详述DRAM、SDRAM及DDR SDRAM的概念
DRAM (动态随机访问存储器)对设计人员特别具有吸引力,因为它提供了广泛的性能,用于各种计算机和嵌入式系统的存储系统设计中。本文概括阐述了DRAM 的概念,及介绍了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、LPDDR、GDDR。
2014-04-23 Microchip推出4 Kb串行存在检测EEPROM器件
Microchip推出用于DDR4 SDRAM模块的4 Kb串行存在检测EEPROM器件,全新SPD EEPROM器件旨在迎合PC和笔记本电脑市场的最新DDR4标准.
2014-03-14 适用于车载、工业设备的高可靠性DRAM系列
适用于车载、工业设备的高可靠性DRAM 系列(搭载输出驱动能力调节功能).产品阵容新增128M/256M bit SDRAM,同时降低辐射噪声与系统成本.
2013-07-30 用基于CAM的DDR控制器架构实现DDR DRAM效率最大化
为适应数据写入或从SDRAM读出的低效率,SoC需要使用一个控制器来管理对DDR SDRAM的访问。当今绝大多数存储器控制器都会考虑DDR SDRAM的低效性,并且试图重组到DDR SDRAM的命令,以将无效指令数量减至最少,并提高SoC访问SDRAM的效率(带宽)。
2012-06-21 基于FPGA的LVDS高速数据通信卡设计
基于FPGA、PCI9054、SDRAM和DDS设计了用于某遥测信号模拟源的专用板卡。PCI9054实现与上位机的数据交互,FPGA实现PCI本地接口转换、数据接收发送控制及DDS芯片的配置。通过WDM驱动程序设计及MFC交互界面设计,最终实现了10~200 Mbit·s-1的LVDS数据接收及10~50 Mbit·s-1任意速率的LVDS数据发送。
2012-02-15 (多图) 基于嵌入式Linux的TFT LCD IP及驱动的设计
ios II处理器在SDRAM中开辟帧缓冲(Frame buffer),可以是单缓冲也可以是双缓冲。以单缓冲为例。处理器将一帧图像数据(640×480×2Bytes,RGB565,16bit)存入帧缓冲,然后将帧缓冲的首地址写入到LCD控制器,并启动LCD控制器。
2012-01-04 (多图) 解析:用于测试SDRAM控制器的PDMA
设计了一种用于测试SDRAM的可编程直接存储器存取控制模块(PDMA),把设计的PDMA作为IP软核,在基于PCI环境的RTL仿真平台上进行功能仿真、综合并将结果下载到PFGA上,建立基于 FPGA的测试平台进行硬件测试验证.结果表明,板上PDMA工作频率66MHz,达到快速访问的设计要求.PDMA仿真了多个IP与SDRAM的数据交换,并且建立在通用的PCI环境下.因此本设计方法和建立的仿真测试环境可用于不同的IP,是解决不同IP开发中十分重要的仿真测试方案,大大缩短了IP开发的测试和验证的时间,对于发展IP软核有重要意义.
2011-11-21 基于VHDL的SDRAM接口设计
RAM通常用于数据和程序的缓存,随着半导体工业的发展,RAM获得了飞速的发展,从RAM、DRAM(Dynamic RAM,即动态RAM)发展到SDRAM(Synchronous Dynamic RAM,即同步动态RAM),RAM的容量越来越大、速度越来越高,可以说存储器的容量和速度已经成为半导体工业水平的标志。
2011-10-13 Exar推出全新DDR 3 SDRAM内存总线终端稳压器
Exar 公司 近日发布一款支持DDR 3 SDRAM标准 (SSTL-15) 的SDRAM内存总线终端稳压器
2011-09-20 嵌入式操作系统的网络加载实现
在复杂的应用系统中通常都需要嵌入式操作系统的支持,这样嵌入式操作系统镜像文件的尺寸往往就会变得比较大。可以选择通过网络将嵌入式操作系统加载到SDRAM中运行来解决这一问题。另外,通过网络进行操作时,只要将需要升级的软件系统在主机端更新,然后嵌入式系统就可以通过网络来加载更新后的软件系统了。
2011-09-01 基于FPGA的高清视频采集与显示系统设计
本文在数据传输方式上进行了创新,一般的视频采集与显示方案均需要使用2个DMA通道和2片SDRAM做缓存,本文采用自行编写的BURST模块传输,仅需要一片SDRAM,节省硬件开销的同时降低了PCB板的复杂度。
2011-07-01 凌力尔特推出双通道单片同步降压型稳压器:LTC3634
凌力尔特公司 (Linear Technology Corporation) 推出高效率、双通道单片同步降压型稳压器 LTC3634,该器件为 DDR1、DDR2 和 DDR3 SDRAM 控制器提供电源和总线终端轨。
2011-05-03 处理器外接SDRAM的控制技术介绍
现代的处理器(SoC)或DSP都内建有内存控制器,它是外部SDRAM、FLASH、EEPROM、SRAM……等内存的控制接口。但不同处理器内部的内存控制方式都不尽相同,而且它们的控制程序大部分都位于开机程序内,皆属于汇编语言,所以常令人不知所云。
2011-04-25 (多图) 基于Cyclone III FPGA的DDR2接口设计分析
DDR SDRAM是Double Data Rate SDRAM的缩写,即双倍速率同步动态随机存储器。DDR内存是在SDRAM内存基础上发展而来的,能够在时钟的上升沿和下降沿各传输一次数据,可以在与SDRAM相同的总线时钟频率下达到更高的数据传输率。
2011-04-12 嵌入式DSP访问片外SDRAM的低功耗设计研究
DSP有限的片内存储器容量往往使得设计人员感到捉襟见肘,特别是在数字图像处理、语音处理等应用场合,需要有高速大容量存储空间的强力支持。因此,需要外接存储器来扩展DSP的存储空间。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈