EDN China首页 > 高级搜索 > 锁相环

锁相环 什么是锁相环 搜索结果

什么是锁相环
锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制原理实现的频率及相位的同步技术,其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时,锁相环会检测到这种变化,并且通过其内部的反馈系统来调节输出频率,直到两者重新同步,这种同步又称为“锁相”(Phase-locked)。
锁相环组成
鉴频鉴相器(PFD)(或鉴相器:PD)
低通滤波器(LPF)
压控振荡器(VCO)
反馈回路(通常由一个分频器(Frequency divider)来实现)
共搜索到138篇文章
2014-08-25 定时决定一切:如何使用部分PLL创建调制波形
对于需要更好线性度的应用,可选用锁相环(PLL)方案通过在反馈分频器中添加部分调制功能来创建波形。
2014-07-02 (多图) 选择你的PLL锁定时间测量
PLL(锁相环)基于输入信号生成高频输出信号,是一种备受欢迎的用于产生高频信号的电路。当PLL参考时钟和PLL反馈时钟的频率和相位相匹配时,PLL则被称为是锁定状态。达到锁定状态所需的时间称为锁定时间,这是PLL设计最关键的参数之一。因此,需要非常精确地加以测量。
2014-06-11 业界最佳噪声性能的14GHz分数N分频锁相环(PLL)
德州仪器推出可提供业界最佳噪声性能的 14GHz 分数N分频锁相环(PLL),进一步壮大时钟与定时产品阵营.最新 PLL 为汽车、工业以及通信应用提升 RF 灵敏度及雷达精确度.
2014-06-05 (多图) 一种改进型的CMOS电荷泵锁相环电路
本文的NXP实用的NFC电子钱包解决方案,以13.56MHz的操作频率为基础,以手机为交易平台,由NXP PN544 NFC控制器和安全模块两大部分实现移动支付及数据交换功能。
2014-02-24 FPGA系统的集成式电源管理单元简化
典型的FPGA和存储器设计需要密度非常高的电源,它能以快速瞬变响应输送大电流以便为内核和I/O电源轨供电,同时通过低噪声轨为锁相环(PLL)等片内模拟电路供电。电源时序至关重要,应确保FPGA在存储器使能之前上电并运行。
2013-07-10 (多图) 锁相环揭秘
在混合信号芯片上设计数字通信系统时,数字设计人员因PLL与生俱来的模拟特性,都倾向于避免使用PLL,而模拟设计人员又嫌IDE涉及编码,对其敬而远之。本文将介绍一种设计简单PLL的不同方法。
2013-06-24 (多图) 正确理解时钟器件的抖动性能
为了正确理解时钟器件的抖动指标,选择抖动性能适合系统的时钟解决方案,本文介绍了如何理解两种时钟驱动器的抖动参数,以及从锁相环输出噪声特性理解时钟器件作为合成器、抖动滤除功能时的噪声特性。
2012-12-05 (多图) 利用低抖动LVPECL扇出缓冲器增加时钟源的输出数
许多系统都要求具有多个低抖动系统时钟,以便实现混合信号处理和定时。图1所示电路将ADF4351集成锁相环(PLL)和压控振荡器(VCO)与ADCLK948接口,后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑(LVPECL)输出。
2012-10-23 国腾电子带来北斗卫星导航应用新产品
致力于北斗卫星导航应用集成电路设计与研发的国腾电子,将在明年IIC-China深圳展会上带来最新高清编解码产品、视频接口产品以及PLL(锁相环)和DDS方向上的新产品。
2012-10-16 (多图) 基于锁相环的低频函数发生器
介绍了锁相环的原理以及Freescale 公司的锁相环频率合成器件MC145151- 2 的主要特点,给出了MC145151- 2 和ICL8038 低频锁相环函数发生器的工作原理、设计思想、电路结构、模块设计方法及其电路原理图。
2012-06-25 用三只IC建立一个数字PLL
本设计思想中的简单电路给出了一个传统模拟锁相环的基础特性,但电路中除了基准振荡器以外,没有其它的模拟元件。
2012-04-24 网友分享:压控振荡器(VCO)的设计
压控振荡器(以下简称VCO)已经成为当今无线收发器系统中不可缺少的模块, 它是锁相环中最重要的block, 他的噪声性能直接决定了PLL输出相位噪声的噪声性能。
2012-02-21 DSP中电源噪声问题
本文说明交扰、锁相环(PLL)、去耦/体电容器在降低噪声中的重要性。
2012-02-01 (多图) 鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响
以压控增益宽带放大器VCA810 为主, 配合低噪声高速运放OPA820ID 和高输出电压低失真运放TH S3091D,设计并制作一个基于超低功耗单片机MSP430F155 的5 V 单电源供电的宽带低噪声放大器。由单片机软件实现VCA810增益控制及输出波形幅值显示。电压增益为- 20~ + 60 dB 可调, 在最大增益下, 通频带为10 H z~ 10 M Hz, 负载50Ω情况下可输出峰峰值29 V 的电压。为解决宽带放大器的自激问题及减小输出噪声, 采用了多种形式的抗干扰措施, 抑制噪声,改善放大器的稳定性。
2011-11-14 (多图) 射频锁相频率合成器的设计与仿真
简要介绍了锁相环频率合成器的基本原理,并利用整数N锁相芯片ADF4112设计了一个宽波段的频率合成器。讨论了其中主要元器件的选择和环路滤波器的设计,利用先进设计系统(Advanced Design System,ADS)仿真软件对设计方案进行频城和瞬态响应仿真,并使用其中的优化工具对各个参数进行优化。
2011-11-07 盛群半导体推出新一代的 CCD监控摄影机处理器: HT82V863R
盛群半导体推出 HT82V863R 新一代的 CCD监控摄影机处理器,相较于上一代80LQFP 的产品 HT82V862R,采用更精简的 64LQFP封装,除整合原有的高精密 CCD时序产生器(High-precision CCD Timing Generator)、数字锁相环电路(Digital Lock Loop)、电视影像编码器(TV Encoder)、视频数字模拟转换器(Video D/A Converter)、视频放大器(Video Amplifier)、1.8V稳压器(1.8V Regulator)及低压复位/上电复位(LVR/POR)等电路外,新的影像处理器(Image Signal Processor)在低照(Low-Luminance)、色彩(Color)及噪声(Noise)等各项影像处理(image processing)上,表现(performance)都比 HT82V862R 优秀。
2011-10-28 ADI 推出新型微波 PLL 频率合成器
Analog Devices, Inc. (ADI),全球领先的高性能信号处理解决方案供应商和 RF IC 领先者,最近推出一款 PLL(锁相环)频率合成器 ADF41020,它可以用在无线接收机和发射机的上变频和下变频部分,实现高达 18 GHz 的本振。
2011-10-22 (多图) 电荷泵锁相环的数字锁定检测电路应用分析
本文介绍了电荷泵锁相环电路锁定检测的基本原理,通过分析影响锁相环数字锁定电路的关键因子,推导出相位误差的计算公式。并以CDCE72010 为例子,通过实验验证了不合理的电路设计或外围电路参数是如何影响电荷泵锁相环芯片数字锁定指示的准确性。
2011-10-11 (多图) 基于单片机和LMX2485的微波信号源发生器的设计
介绍了一种用单片机控制的智能微波信号源发生器,以美国国家半导体公司的低功率、高性能的δ-Σ小数分频数字锁相环电路LMX2485 和YTO 为核心构成。微波信号源的工作频率范围为8~14 GHz,频率分辨率为40 Hz。分析了设计方案及实现过程中的关键技术,给出了部分实验结果。
2011-09-24 (多图) 电网电压同步的正弦波发生电路设计
本设计采用全硬件电路完成,即通过锁相环加正弦函数发生器的方法,可自动实时跟踪电网电压的频率和相位,不占用微处理器的软、硬件资源,大大降低了谐波检测算法编程的复杂度。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈