EDN China首页 > 高级搜索 > FIFO

FIFO FIFO是什么 搜索结果

FIFO是什么
先进先出法(英语:First In, First Out,FIFO)是一种存货记账方法,假设用于再加工、出售的原材料或产品存货是最早购入的存货,以最早购入的存货成本作为损益表中的主营业务成本,后购入的存货成本作为资产负债表中的存货计价。与之相反的记账方法是“后进先出法”(英语:Last In, First out,LIFO)。
共搜索到77篇文章
2015-09-14 超高速USB至FIFO桥接芯片的开发版
FTDI以其极高的性价比和广泛利用易于实现的特色,推出支持下一代USB接口技术的新一系列评估/开发模块。其最新量产的UMFT60XX产品使用FT600/1Q USB3.0超高速集成芯片,该模块系列共有4种型号,提供不同的FIFO总线接口和数据位宽。
2015-03-09 (多图)基于SOPC技术的多通道实时温度采集系统
针对温度信号实时性和同步性有较高要求的工业生产领域,设计一种具有PROFIBUS现场总线接口的多通道实时温度采集系统。系统采用Nios II软核处理器实现SOPC设计;采用热电偶构建温度采集前端电路,利用FPGA实现模数转换器ADC以及其他外围设备工作的控制;采集的数据利用乒乓控制原理存储在高速FIFO中,从而实现数据的高速无缝缓存和处理,并通过PROFIBUS现场总线实现与上位机之间的高速数据通信。
2014-11-17 使用正确的数据采集模式
数字转换器通常具有两种使用方式不同的工作模式。标准模式使用采集内存作为环形缓冲器,就像示波器一样。另外一种模式是先进先出(FIFO)模式,这是一种流模式,是为数字转换器和外部主机之间连续传输数据设计的。
2014-06-25 (多图) 基于LVDS的高速图像数据存储器的设计与实现
为实现高速图像数据的实时接收存储和有效转发,设计了一种基于Flash的高速大容量固态数据存储器。该存储器以LVDS作为数据传输接口来接收两路高速数字图像数据;用外部FIFO作为图像数据缓存以确保数据接收和存储的并行性;通过FPGA控制整个系统的运行。经实际应用,该系统可成功地完成图像数据的接收、存储和转发功能。
2012-07-23 (多图) 基于CPLD的PLC背板总线协议接口芯片的设计方案
设计了一组基于CPLD的PLC背板总线协议接口芯片,协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程,25MHz下背板总线工作稳定的试验结果验证了协议芯片设计的可行性。
2012-05-16 网友分享:借助FPGA存储器处理跨时钟域信号
为了达到可靠的数据传输,借助存储器来完成跨时钟域通信也是很常用的手段。在早期的跨时钟域设计中,在两个处理器间添加一个双口RAM或者FIFO来完成相互间的数据交换是很常见的做法。
2012-01-30 高速数模转换器的数字特性
当今的高速数模转换器通常都包含有许多数字信号处理模块,让其更加易于使用。应论述需要,我们使用了TI的DAC34H84,它是一款4通道、16位、1250Msps的DAC。这样做的原因是,它是一种典型的高速数模转换器,拥有隔离输入和DAC时钟域的输入FIFO、插值数字模块、精细频率分辨率数字正交调制、模拟正交调制器校正以及sin(x)/x校正。
2011-12-05 (多图) 基于增强并行口EPP的便携式高速数据采集系统
针对基于EPP协议的并行端口设备开发的特点与趋势,开发了由A/D转换器AD1671和FIFO存储器ID7202构成的1.25MHz、12Bit的高速数据采集系统,并通过IDT7202与EPP的接口电路实现了采集数据的高速回传。介绍了EPP协议和该采集系统工作原理。
2011-08-29 (多图) 基于VHDL的异步FIFO设计
FIFO经常应用于从一个时钟域传输数据到另一个异步时钟域。为解决异步FIFO设计过程中空满标志判断难以及FPGA亚稳态的问题,提出一种新颖的设计方案,即利用格雷码计数器(每次时钟到来仅有1位发生改变)表示读/写指针,设计二级同步链为跨越不同时钟域的读/写指针,以提供充足的稳定时间,并通过对比格雷码指针产生空满标志位。
2011-08-12 一种异步FIFO的设计方法
使用FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法,设计功能正确的FUFO会遇到很多问题,探讨了两种不同的异步FIFO的设计思路。两种思路都能够实现功能正确的PIFO。
2011-06-16 赛普拉斯推出高容量FIFO存储器
赛普拉斯半导体公司日前宣布推出一款容量高达 72 Mbit 的先进先出 (FIFO) 存储器。该款全新的高容量 (HD) FIFO 是视频及成像应用的理想选择,可满足高效缓冲所需的高容量和高频率要求。
2011-05-11 (多图) 基于DSP-dMAX的嵌入式FIFO数据传输系统设计
本文以dMAX和EMIF接口的数据传输为例,介绍嵌入式FIFO的设计、配置及其使用。
2011-01-27 基于VHDL和FPGA的非对称同步FIFO设计实现
为了提高效率和降低系统设计的难度,本文采用VHDL描述语言,充分利用Xilinx公司Spartan II FPGA的系统资源,设计实现了一种非对称同步FIFO(输入与输出数据总线宽度不一致的同步FIFO),它不仅提供数据缓冲,而且能进行数据总线宽度的转换。
2010-12-02 内置电平转换器的通用异步收发器
XR16M890和 XR20M1280的主要区别是CPU总线接口。XR16M890带有一个可选的8位Intel、Motorola、VLIO 总线接口。XR20M1280带有一个可选的I2C/SPI总线接口。SPI接口上时钟频率最高为26MHz。两款产品均具备的功能包括

自动RTS/CTS硬件流控、自动XON/XOFF 软件流控、TX/RX FIFO计数器、可选/可编程的收发FIFO触发电平、分数和独立TX/RX波特率生成器。

2010-10-26 Exar为USB通用异步收发器系列发布新品
Exar公司近日为其业内最快的全速USB 通用异步收发器系列新添了一款新品- XR21B1411。XR21B1411拥有+/- 15kV HBM ESD 保护,高达12Mbps串口速率,优化的软件驱动获得微软WHQL?认证,以及支持大容量FIFO 2010-09-17 AppliedMicro采用Tensilica Dataplane数据处理器进行高速通信芯片设计
Tensilica DPU具备高带宽以及类似于FIFO队列的高性能接口,由此可以实现数据在处理器内外的快速传输,这是AppliedMicro选择Tensilica的主要原因。这些高速接口独立于系统总线之外,可以帮助我们在处理器上实现之前只能通过RTL(寄存器传输级)逻辑才能实现的性能。 2010-09-15 (多图) 基于USB2.0的轨道电路信号车载采集与分析系统
介绍了一种基于USB2.0的车载采集与分析系统,详细设计了系统的硬件和软件。硬件方面通过对CY7C68013的通用可编程接口(GPIF)控制逻辑的合理设计和芯片内部FIFO的有效运用,实现了在USB设备和主机之间大量数据的高速传输。软件方面采用模块化设计实现了信号的数字滤波、频谱分析、波形显示、存储以及回放。 2010-09-01 高速数据处理平台ADT-S6455P
该平台采用一片Altera Stratix II系列高密度FPGA以及一颗TI高性能定点DSP TMS320C6455作为运算核心,集成大容量DDR2、FIFO等高速动态存储器,可实现诸如多级滤波、傅立叶变换、图像数据处理、雷达信号分析等各种复杂的数字信号处理应用及算法评估。 2010-08-06 (多图) 高速大深度新型FIFO存储器IDT72V3680的应用
FIFO芯片是一种具有存储功能的高速逻辑芯片,可在高速数字系统中用作数据缓存。FIFO通常利用双口RAM和读写地址产生模块来实现其功能。FIFO的接口信号包括异步写时钟(wr-clk)和读时钟(rd-clk)、与写时钟同步的写有效(wren)和写数据(wr-data)、与读时钟同步的读有效(rden)和读数据(rd-data)。 2010-08-03 用CPLD和外部SRAM构成大容量FIFO的设计
本文介绍了一种利用外部SRAM和CPLD构成的廉价、高速、大容量先进先出缓冲器FIFO的设计方法。
EDNC 官方微信公众平台

EDN China官方微信


扫一扫关注,获取
电子新知,设计灵感

精彩推荐
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈