EDN China首页 > 高级搜索 > ISE

ISE ISE是什么 搜索结果

ISE是什么
ISE是使用XILINX的FPGA的必备的设计工具,它可以完成FPGA开发的全部流程,包括设计输入、仿真、综合、布局布线、生成BIT文件、配置以及在线调试等,功能非常强大。ISE除了我们功能完整,使用方便外,它的设计性能也非常好,拿ISE 9.x来说,其设计性能比其他解决方案平均快30%,它集成的时序收敛流程整合了增强性物理综合优化,提供最佳的时钟布局、更好的封装和时序收敛映射,从而获得更高的设计性能。先进的综合和实现算法将动态功耗降低了10%。
共搜索到56篇文章
2012-07-27 赛灵思新一代Vivado设计套件首次面向公众开放
All Programmable FPGA、SoC和3D IC的全球领先供应商赛灵思公司(Xilinx)日前宣布首次面向所有用户全面开放其新一代设计环境Vivado设计套件2012.2,该版本现已向目前所有质保期内的ISE设计套件用户免费提供。
2012-01-09 (多图) USB2.0主机控制器IP核的设计
为了摆脱对USB2.0主机控制器ASIC芯片的依赖,提高产品集成度,本文设计了针对全速和高速USB海量存储设备的USB2.0主机控制器IP核。首先介绍USB2.0主机控制器IP核中主要涉及的USB2.0 通信协议以及与物理层芯片接口的ULPI 接口规范协议,并依据协议规范,利用VHDL 硬件描述语言完成USB2.0主机控制器IP核的ULPI 接口模块以及USB2.0 通信协议模块的设计。使用Xilinx 公司的ISE Simulator工具进行波形仿真,并在Xilinx XUPV2开发板上进行验证,仿真结果及FPGA片上实验表明本文设计的USB2.0主机控制器能够完成对USB海量存储设备的有效管理。
2011-11-04 赛灵思公司推出具有全新功能的ISE 13.3设计套件
全球可编程平台领导厂商赛灵思公司 日前宣布推出具有全新功能的 ISE 13.3 设计套件,可帮助 DSP 设计人员在面向无线、医疗、航空航天与军用、高性能计算和视频应用的设计中轻松实现具备比特精度的单精度、双精度、完全定制精度浮点数学运算。该流程通过 System Generator for DSP 提供,并采用赛灵思 Floating-Point Operator IP LogiCORE技术。
2011-07-08 Xilinx宣布推出最新版ISE 13.2 设计套件
全球可编程平台领导厂商赛灵思公司(Xilinx,Inc. )日前宣布推出最新版 ISE 13.2 设计套件,为28nm 7系列产品,包括将于近期面世的Virtex-7 VX485T提供支持。
2011-04-11 CSA集团与三方携手成立全新CFV太阳能测试实验室
为帮助太阳能面板制造商加快进入北美和国际市场,由CSA集团、VDE测试和认证研究所、Fraunhofer ISE和Fraunhofer CSE在新墨西哥州阿尔布开克联合成立的CFV太阳能测试实验室(CFV Solar Test Laboratory)于日前开张,提供针对全球市场的一站式测试认证服务。
2011-03-16 赛灵思ISE 13 全面支持 7 系列 FPGA
赛灵思公司宣布推出 ISE13设计套件。这款屡获殊荣的设计工具和 IP 套件新增了许多增强特性,可以提高片上系统(SoC) 设计团队的生产力,针对 Spartan-6、Virtex-6 和 7 系列 FPGA 以及行业领先的容量高达 200 万个逻辑单元的 Virtex-7 2000T 器件,加速实现真正的即插即用 IP。针对减少开发时间和成本,ISE 13设计套件引入了加速验证、支持 IP-XACT 的即插即用 IP以及全新的Team Design Flow,让多名工程师利用时序可重复功能同时开展工作,从而缩短设计周期。
2011-02-16 (多图) 扩频通信芯片STEL-2000A的FPGA实现
本文对扩频芯片关键模块的实现方法进行了阐述,并推导出详细参数,基于ISE 10.1实现了整个系统,最后下载到FPGA芯片中调试成功。
2011-02-12 Thinklogical 在2011 ISE大会上展示新产品
Thinklogical在2月1-3日于阿姆斯特丹RAI召开的欧洲系统集成会议上展示了几款新的SDI扩展产品。 Thinklogical展示了其新推出的SDI Xtreme 3G+ SGI扩展系列产品,包括面向多达4路信号扩展的紧凑式广播质量组件,以及SDI Xtreme 3G +机架式四接口设计产品。
2011-01-18 Xilinx ISE中的DCM的使用
目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。
2010-10-13 (多图) 基于FPGA的太阳跟踪器的设计及实现
本设计采用传统的视日运动跟踪法,利用Xilinx公司提供的FPGA开发环境ISE,设计完成了基于XC3S1500开发板的太阳能自动跟踪系统,以实现对太阳的全天候、全自动、实时精确控制。
2010-10-13 业界推出ISE 12.3设计套件
已经在 AMBA AXI3 和 AXI4 接口 IP 上进行巨大投资的 SoC 设计人员有充分的理由选用赛灵思可编程平台,而非其它 FPGA 和 ASIC 解决方案。AXI4 互连固有的灵活性使其能满足所有的性能和占位面积要求,同时也便于客户集成来自其他领域和IP 提供商的 IP。
2010-07-22 ISE 12设计套件开启FPGA生产力新时代
赛灵思公司(Xilinx)最新推出的ISE 12软件设计套件,实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术,将动态功耗降低多达 30%。
2010-06-08 赛灵思公司ISE 12设计套件介绍
赛灵思公司(Xilinx)最新推出的ISE 12软件设计套件,实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术,将动态功耗降低多达 30%。
2010-01-20 (多图) 基于模型的DDS芯片设计与实现
介绍了一种基于模型的DDS芯片的设计方法。根据DDS基本原理,在MATLAB环境下建立模型,用System Generator产生VHDL程序,并在ISE软件中编写仿真和控制程序,最后在Spartan-3E Starter Kit开发板上实现设计。与传统的FPGA编程设计方法相比,本文所介绍的方法可以避免繁琐的编程工作、节省时间并降低出错概率。实验结果证明了这种设计方法的可行性。
2010-01-15 高性能FPGA的逻辑容量扩充超过两倍
赛灵思公司(Xilinx, Inc.)宣布第一批Virtex-6 LX760系列FPGA已经开始发货上市。随着这款拥有即时设计工具支持的行业最大容量FPGA的上市,那些需要单纯大容量逻辑和行业领先I/O性能的赛灵思客户,将能够利用赛灵思ISE 设计套件11.4版本立即开始进行项目设计开发。
2009-10-27 ChipDesign ISE 11 设计工具视点
随着最新Virtex-6 与 Spartan-6 FPGA 系列产品的推出,赛灵思开始向客户推荐“目标设计平台”的理念。过去,我们一直为设计人员提供开发板、硅芯片、工具、IP 以及参考设计,不过多年来,我们清楚地认识到,我们需要一个更加有效、规范的方式来为设计人员提供一个开展设计工作的平台。
2009-09-18 Virtex-6HXT开发工具
Xilinx日前推出 ISE 设计套件11.3 版本软件,为Virtex-6 HXT FPGA 设计提供支持。
2009-09-17 赛灵思扩展下一代串行连接产品阵营
赛灵思公司 (Xilinx, Inc.日前宣布推出 ISE 设计套件11.3 版本软件,为Virtex-6 HXT FPGA 设计提供支持。Virtex-6 HXT FPGA 专为40G/100G 有线通信和数据通信而优化,为超高带宽系统的设计人员提供线速超过 11Gbps的串行接口技术。
2009-06-25 赛灵思首个目标设计平台
这款基础级目标设计平台在完全集成的评估套件中融合了 ISE 设计套件 11.2版本、扩展的IP系列以及面向Virtex-6或Spartan-6 FPGA的预验证参考设计,可帮助设计团队大幅缩短开发时间,从而集中工程设计资源以提高产品差异化。
2009-06-15 降低FPGA功耗的设计技巧和ISE功能分析工具
新一代FPGA的速度变得越来越快,密度变得越来越高,逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢?很多设计抉择可以影响系统的功耗,这些抉择包括从显见的器件选择到细小的基于使用频率的状态机值的选择等。
今日焦点
说说TD-SCDMA的经验和教训

说说TD-SCDMA的经验和教训

2000亿元永远收不回的投资,换来一张五年就停止发展的TD-SCDMA网,而所谓自主知识产权比例饱受争议。蛮力改写科技产业路线,失败作结。[详细]


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
数据手册相关热门搜索

每月定期向您递送电子元器件规格书网中的最新元器件数据手册下载、库存信息及技术参数更新。请点击订阅:

《微波及射频》

5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途, 并且功耗要求比今天的网络和手机都要低,同时还能为关键应用提供严格的延时性能。
热门小组
有问题请反馈