EDN China > 技术文章 > 可编程器件 > FPGA > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 基于FPGA的嵌入式PLC微处理器设计

2011年10月25日 ?? 收藏0

  0 前言

  现场可编程门阵列(FPGA)是近几年来出现并被广泛应用的大规模集成电路器件,它的特点是直接面向用户,具有极大的灵活性和通用性使用方便,硬件测试和实现快捷,开发效率高,成本低,上市时间短,技术维护简单,工作可靠性好等。

  硬件描述语言(VHDL)是用来描述硬件电路的功能,信号连接关系及时序关系的高级硬件编程语言,设计者可根据VHDL语言法则,对系统的逻辑进行行为描述,然后通过综合工具进行电路结构的综合、编译、优化,用仿真工具进行逻辑功能仿真和系统时序仿真,可在短时间内设计出高效、稳定、符合设计要求的大规模或超大规模的集成电路。

  该处理器采用了TOP—DOWN的层次网络模块化设计方法,用VHDL描述了嵌入式PLC的CPU的主要逻辑功能,考虑到嵌入式CPU结构的复杂性和设计的可扩展性,在顶层设计中采用了原理图的方法,通过VHDL对每个单元模块进行了仿真和综合,然后将综合生成的各个模块连接起来,组成了一个整体。

  1 系统设计

  1.1 系统的功能

  该PLC主要是用来与DSP共同实现数控机床中的部分操作,它主要执行一些辅助的逻辑控制。它的主要任务如下:

  (1)接收从DSP发送过来的指令字,并将其进行译码转换成相应的命令信号,从而执行相应的操作;(2)接收操作面板上的按键信号,并响应相应的操作;(3)给DSP发送应答信号以及状态信息;(4)将处理的结果输出到面板上以驱动相应的继电器。

  1.2 系统的组成部分

  该系统的核心组成部分是由控制器、运算器以及I/O端口构成,如图1所示。

系统的组成部分

  控制器:控制器是由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器等组成,它是发布命令的“决策机构”。运算器:运算器由算术逻辑单元、暂存器以及数据缓冲器等组成,它是数据的加工处理部件。

  I/O端口该PLC的I/O点数为l0点输入和8点输出。每个端口由输入寄存器以及相应的端口控制部分组成。

  2 系统的FPGA实现

  2.1 控制器

  控制器的形式主要有组合逻辑控制器和微程序控制器两种,与组合逻辑控制器相比较,微程序控制器具有规整性、灵活性、可维护性等一系列优点 ,在计算机的设计中使用比较普遍,本控制器的设计采用的也是微程序控制器。微程序控制的基本思想,就是仿照通常的解题程序的方法,把操作控制信号编成所谓的“微指令”,存放到一个只读存储器里。当机器运行时,一条又一条地读出这些微指令,从而产生全机所需要的各种操作控制信号,使相应部件执行所规定的操作。

  微程序控制器主要由控制存储器(CM),微地址产生逻辑,微地址寄存器(uAR),微指令寄存器(ulR)等组成。

  (1)机器指令与微程序。该处理器选取了PLC指令系统中的十条基本指令如表1所示,指令采用十位二进制编码格式。

十条基本指令

  (2)控制存储器。控制存储器中存放的是各指令所对应的微程序,它可以用FPGA中的LPM—ROM模块来实现,如图2所示。Clock为同步时钟信号,address为5位的地址值,q为32位的微指令,当clock上升沿到来时,rom就把address所对应的地址中的值输出给q。

控制存储器

  (3)微地址产生逻辑。微地址产生逻辑主要是根据微指令中的测试位及其他相关的条件来控制微地址的产生,它是根据一定的逻辑功能用VHDL语言编写的,并且经过编译和综合后生成的模块,如图3所示。

微地址产生逻辑

  其中,clk为同步时钟信号,rst为复位信号,q为输出的5位微地址值。其控制流程如下:

程序

  (1)系统启动时,给出一个rst=1的复位信号,q端便输出“00010”,为输入扫描微程序的入口地址;(2)对应的微指令就从控存中输出,然后该微指令中的5位下地址字段直接输入到din端,3位测试位输入到m端;(3)如果m=“000”,则q端输出的地址值直接加1,且返回(2)继续执行;否则,执行下一步;(4)如果m=“001”,则看i端输入的用户程序指令来判断是否需要取数操作,如果需要,则q端输出各个取数微程序的入口地址;如果不需要,则q端根据i的操作码输出相应指令的微程序入口地址,且返回(2)继续执行;否则,执行下一步;(5)如果m=“010”,q端直接输出din的地址值,且返回(2)继续执行;否则,执行下一步;(6)如果m=“011”,则q端根据i的操作码输出相应指令的微程序人口地址,且返回(2)继续执行。

  2.2 运算器

  运算器是用来对输入的数据进行算术和逻辑运算的部件,该ALU具有三输入和两输出,d1和d2是参与逻辑运算的两个位数据,其中dl来自外部的取数,d2来自输出暂存器s,sel是指令的操作码。result是运算后的结果,输出后送给了暂存器S,q用来启动定时器,如图4所示。

运算器原理图


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

FPGA? PLC? VHDL? Quartus?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈