EDN China > 设计实例 > 测试与测量 > 虚拟仪器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 基于SOPC技术的虚拟示波器设计

电子测量技术 杨进宝 刘让周?? 2011年10月14日 ?? 收藏0

  引言

  模拟示波器由于无法高效地观察实验结果、数据处理功能弱等缺点,已逐渐被数字示波器所取代,但数字示波器价格昂贵。虚拟仪器是在通用计算机平台上,用户利用软件根据自已的需求定义设计仪器的测量功能,其可以大大拓展传统仪器的功能,降低仪器成本,并可通过软件实现数据的复杂分析、运算和海量存储等功能。LabWindows/CVI是1种常用的虚拟仪器设计软件,为用户提供了功能强大的虚拟仪器系统开发平台。为此,本文以LabWindows/CVI为开发平台,利用FPGA中嵌入的NiosⅡ软核构成的SOPC系统,设计一种双通道虚拟示波器,以达到一般传统示波器的性能指标。

  1虚拟示波器硬件电路设计

  1.1虚拟示波器数据采集通道电路设计

  为减少虚拟示波器对被测电路的影响,要求虚拟示波器数据采集通道的输入阻抗在1MΩ以上,因此必须设计合适的衰减器和可控增益的放大器。虚拟示波器数据采集通道的原理方框图如图1所示。图1中,虚拟示波器的2个通道完全对称,且相互独立。从探头进来的信号经过衰减网络,获得合适的信号强度,进行AD/DC切换开关后,送到可控增益放大器,将不同幅度的信号放大为幅度大致相同的信号,经高速A/D转换获得两路独立的数字信号,同时触发电路完成触发功能,使波形能够平稳地显示。

虚拟示波器数据采集通道的原理方框图

  1.1.1衰减与AD/DC转换电路

  图2为虚拟示波器的衰减与AD/DC转换电路图。

虚拟示波器的衰减与AD/DC转换电路图

  图2中,R1、R2、R3、C1和R4、C2组成1:10的分压网络,通过CPU控制三极管Q1、Q2和继电器K1、K2分别控制进行1/10的衰减与AD/DC切换控制。

  1.1.2可控增益放大器

  虚拟示波器需设计宽范围可调节的增益放大电路器,以实现10mV~±200V范围内的输入电压采样。本系统采用模拟多路器切换运放的反馈电阻,以达到改变增益的目的,其电路图如图3所示。

电路图

  图3中,U1内部包含两通道JFET高输入阻抗的运放,前级为跟随器,以满足示波器的高输入阻抗要求,第2级为可控增益放大器,由模拟多路器和运放共同构成。

  1.1.3A/D转换电路

  虚拟示波器的A/D转换器采用Linear公司的LTC2289,它的采样频率可达80MHz,有2个独立通道,可选内部参考或外部参考。本文选用内部参考。

  1.2虚拟示波器信息处理部分硬件设计

  虚拟示波器信息处理部分主要包括FPGA系统和USB通信部分,其组成方框图如图4所示。

组成方框图

  图4中,虚拟示波器模拟输入通道的模拟信号经A/D转换后获得数字信号,经过1个数据缓冲器输入到FPGA,FPGA通过逻辑电路和NiosⅡ管理将数据进行存储、上传等。SRAM用于缓存采样数据;FLASH用于存储NiosⅡ应用程序,并实现系统上电时将程序加载至SDRAM中。

  系统选择的USB接口芯片CY7C68001为USB2.0标准控制器,其可工作在高速或全速状态,支持4个可配置共享4KB FIFO空间的端点,并具有一个标准8位或16位主机接口,非常适合做高速USB接口。

  2 虚拟示波器SOPC系统构建及NiosⅡ软件开发

  2.1 虚拟示波器SOPC系统构建

  本文采用ALTERA公司的NiosⅡ软核处理器,并利用FPGA设计虚拟示波器系统。ALTERA公司的NiosⅡ软核处理器是一个32位RISC嵌入式处理器,具有5级流水线、采用数据和指令分离的Harvard结构、提供众多标准外设和软件集成开发环境。

  进行基于NiosⅡ的SOPC系统开发时,可利用ALTERA提供的SOPC插件,进行外设和CPU的配置,并提供自定义IP的构建方法。在虚拟示波器系统中,需要开发符合AVALON总线的示波器模块,并加入到自定义IP中。示波器模块实体程序如下:

  示波器模块实体程序

  在SOPC插件中,将示波器模块等自定义模块集成为IP核,分别将NiosⅡJTAG_UART、FLASH以及SRAM等IP核加入虚拟示波器系统中,SOPC系统配置图如图5所示。

SOPC系统配置图


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

虚拟示波器? FPGA? Nios?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈