EDN China > 技术文章 > 模拟设计 > 运放与功放 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 通信应用中差分电路设计的相关技术

21ic?? 2011年01月26日 ?? 收藏0

  ADI公司

  以足够的保真度成功捕获信号是通信系统设计的一大难题。严格的标准规范会要求选择合适的接口拓扑结构。本期座谈介绍了差分设计技术的优势,以及其性能优势在当今高性能通信系统中如何影响严格的系统需求。此外,将回顾射频的定义,概要说明系统预算,并对比不同的实现方法。

  通信应用中差分电路设计的相关技术有哪些呢?首先对单端和差分信号进行一下比较,然后简单介绍接收器的信号链和系统性能方面一些需要考虑的因素,然后就会发现差分应用的优势。从驱动ADC的角度与单端应用作比对,我们会发现差分应用会更容易实现较高的数据率。最后呢,我们将回到系统设计层面,总结差分应用的好处。

  单端和差分信号

  首先谈到单端和差分信号的概念,这个大家都比较了解了。这里我们用另外一种方式来表达,我们可以将信号分为不平衡信号或平衡的信号,单端信号属于不平衡信号,因为它是单侧信号,所以是相对地而言的,没有与之平衡的信号对,相比平衡信号,不平衡的信号呢一般会产生较高的谐波失真。

  而差分信号,则是平衡信号,差分对一般有着共同的共模电平和幅值相同的差模电平。衡量差分信号或者说平衡信号时,我们关心的是正负输入端信号的差值变化。这种平衡的信号带来的谐波失真就相对小很多。

  系统级设计

  另一方面,在通信系统应用的时候,我们看到一个比较通用的超外差接收器的信号链,图1 为通用的超外差接收器的信号链,在天线后接一级低噪放大器,用于放大信号并抑制噪声,而后用两级混频器将信号下变频到较低频,其间我们会加入适当的滤波器,以滤除有用信号频带以外的噪音和谐波,之后就是驱动ADC的缓冲运放。这是我们今天主要讨论的问题。这一级运放的主要目的是调节信号的电平范围,提高驱动能力,有时候也要作为单端差分之间的转换。在进入ADC之前我们需要加抗混叠滤波器,最后是用ADC对基带信号进行模数转换。我们看到如果系统想实现较高的动态范围,除信号以外不能引入过多的噪声和谐波。

通用的超外差接收器的信号链

图1 通用的超外差接收器的信号链

  来具体看一下在一个通信系统中有哪些比较值得注意的性能和指标,在我们对单端信号和差分信号作比较之前,我们需要了解一些系统级设计所要考虑的问题。

  那么,什么样的设计是一个较好的射频系统设计呢?首先,信号灵敏度要高,这意味着较低的噪声,时钟引入的相位噪声同样要低。输入信号要有足够的驱动能力,相关的指标,如高的三阶截点和1dB压缩点。然后就是各个模块的性能是否足够好,是否能较好的区分信号和噪声,线性度是否足够好等等。另外呢就是低功耗低成本等方面的考虑了。

  我们说差分信号链相对单端信号来讲有很多优势。由于是差模信号,输出的是两个差分信号,实际上输出的差模信号幅度相对扩大了一倍,换一个角度来讲,在同等输出范围条件下,工作电压会更低。这样,在要求低谐波失真的应用中,就可以保证足够的幅值余量。差分系统自身类似奇函数的特性可以消除系统中的偶次谐波项,也就是说2次、4次、6次谐波等,在这些频点上的谐波相对奇次谐波会很小甚至看不到。最后,由于信号的返回路径不再是地平面,信号受地平面或是电源平面影响不是那么敏感,从而减少了噪声的耦合引入,同时实现更好的抗电磁干扰效果。

  如图2所示,单端信号会对共模噪声、电源噪声和电磁干扰比较敏感,运放会对这些噪声一定程度的放大。而差分信号由于两侧信号自身形成电流回路,抑制了共模噪声和干扰,仅对差模信号进行有效放大。

  通过推导,我们也可以看出差分放大的奇次特性,理想情况下频谱上我们仅能看到基波和奇次项谐波。在这里我们仅给出结论,比较值得注意的是三次谐波和它引起的三阶截点,IP3是在基波和三阶失真输出曲线交点的理论输入功率,它是描述放大器线性程度的一个重要指标:

  在通信系统设计中,对有用信号的驱动、提取并加载到ADC输入上是很关键的问题。对于高精度系统设计,要求对器件和接口方式进行适当的选择。我们将给大家几个例子,但在此之前请大家了解,如图3所示,我们要提取的是蓝色部分的有用信号,它的能量很小而且还有周围信号和噪声的干扰。为了把它抓出来,我们要对噪声,动态范围,和其他一些ADC相关的指标加以注意,后面的幻灯片中将具体说明。我们看到功能实现的主要模块包括缓冲运放,抗混叠滤波器和ADC。

单端和差分信号差别

图2 单端和差分信号差别

有用的信号和噪声

图3 有用的信号和噪声

  图4是一个单端输入单端运放的例子,可以看到中频放大器、抗混叠滤波器、变压器和ADC四个级各自的信号增益,输入输出3阶截点功率,和引入噪声的系数等指标。单端信号利用无源变压器在ADC前转换为差分信号。这里要注意一下,假设ADC的终端匹配阻抗为200Ω,而由于前面各级都是50Ω的特征阻抗,所以将变压器的阻抗比设为1:4。

  如果把变压器提前,将信号在运放前就转换为差分信号,则单端运放换成差分运放,这样即构成全差分结构。如图5所示。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

通信? 差分电路? ADC? SFDR?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈