EDN China > 设计实例 > 可编程器件 > FPGA > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

使用Virtex-5 FPGA实现LTE仿真器

21ic?? 2010年12月24日 ?? 收藏0

  功能强大的可编程逻辑平台使得Prisma Engineering公司能够针对所有蜂窝网络提供可重配置无线测试设备。长期演进(LTE)是移动宽带的最3GPP标准,它打破了现有蜂窝网络的固有模式。LTE与前代UMTS和GSM标准相比,除采用高频谱效率的射频技术外,其架构还得到了大幅简化。LTE系统的无线接入部分Node-B,是连接无线电和整个互联网协议核心网络之间的边缘设备。这种架构无法监测和测试等效于UMTS中间链路上的元件。必须通过无线电接口,才能有效地测试LTE网络元件。

  这正是Prisma Engineering公司线路服务器单元(LSU)UeSIM LTE项目的设计组要解决的问题。该仿真器是针对所有LTE测试需求的全面解决方案,可帮助网络设备设计人员对空中接口和核心网络进行测试和监控。单个这种硬件平台即可在每个扇区模拟出多达1 024个用户设备。无线电接口的载荷-应力测试和功能测试覆盖了完整LTE协议栈及其应用。射频前端采用本地多输入多输出(MIMO)设计,可支持5MHz、10MHz、15MHz和20MHz多种不同带宽。

  这个仿真器中心采用三个赛灵思Virtex?-5 FPGA(XC5VSX50T),可支持高级软件无线电重配置。总部设位于意大利米兰的Prisma Engineering公司的设计组很快认识到,我们需要功能强大、可重编程的架构,以便能够用同一开发板灵活应对多种无线接入标准。现有两种用户测试工具:LTE Test Manager(主要针对LTE设备厂商提供)和Quick GUI(主要针对LTE网络营运商提供)。Quick GUI提供通过/未通过测试方案,而Test Manager则可进行更为复杂的分析。

  LSU UeSIM LTE架构

  LSU UeSIM LTE仿真器采用由协议处理单元(PPU)模板、软件无线电(SDR)模板和支持MIMO操作的两个无线电模块共同构成的CompactPCI标准架构。

  采用Intel技术的PPU模板是一种主处理器卡,能够对多个SDR模板进行管理,改善载荷-应力性能。软件无线电模板专为扩展我们先前的LSU系统在无线电接口的运行性能而设计。CompactPCI无线电夹层卡负责提供各个不同标准射频带宽的射频发送/接收功能:GSM(850 MHz和900MHz;1.8和1.9GHz)、LTE(700MHz,2.1 GHz、2.3 GHz、2.5 GHz和2.6GHz)和WiMAX(2.4GHz、3.5GHz和5GHz)。

  SDR卡架构

  SDR卡是一种集成在LSU软/硬件环境中的高性能平台,用于提高系统与基带(CPRI/OBSAI)、无线电接口或者两者之间的连接功能。该卡使用工作在特定频带内的不同外部无线电模块,可支持各种无线标准,比如GSM/EDGE、UMTS、HSPA、WiMAX和LTE等。图1为在LTE测试场景中,仿真器或取代无线电扇区,或为核心网络提供测试接口。

LTE测试场景

图1 LTE测试场景

  我们采用三个德州仪器的1GHz DSP(我们选用了TMS320C6455)和Analog Devices公司的模数转换器(AD9640)与数模转换器(AD9779),完成了基于赛灵思FPGA的SDR卡设计。时钟网络采用Analog Devices公司的AD9549,能够为转换和数字信号处理器件(FPGA、DSP)提供极高的灵活时基。

  LTE加工数据通路

  Prisma把LTE加工数据通路分为两大部分,一是在FPGA内实现的射频前端。二是在DSP内实现的物理资源分配以及数据通道与控制通道端接。

  在上行链路方向,由一个DSP负责处理MAC层到物理层的交换以及物理层某些功能的操作。它负责为编码、交织、加扰、符号映射和子载波分配提供参考信号(导频)、源数据和控制通道。离散傅立叶转换(DFT)函数负责根据SC-FDMA标准完成来自不同终端的数据转换。该系统通过EMIF接口把每个OFDM符号都发送到上行链路FPGA。图2为LSU软件无线电卡上的赛灵思Virtex-5 FPGA和TI DSP。

LSU软件无线电卡

图2 LSU软件无线电卡

  该FPGA将数据速率从125MHz(DSP EMIF接口时钟)提升到245.76MHz(FPGA加工速率)。然后FPGA将执行一系列其他操作:2048点反向快速傅立叶转换、循环前缀插入、PRACH数据通道插入、7.5kHz频率下转换OFDM符号频谱的半移位函数、信道整形与内插滤波以及24MHz频率下的中频(IF)转换。随后该器件以122.88MHz的时钟频率把中频数据发送到DAC。同时射频卡将模拟信号转换为射频信号,发送至发射器放大器。下行链路方向上,在LNA放大、可编程增益和转换阶段完成后,射频卡将把接收到的中频数据发送到SDR卡(140MHz)。ADC将以122.88MHz的频率对模拟数据进行二次采样,而FPGA则负责处理最终到基带的17.12MHz频率转换。该数据可以与两个单输入、单输出通道关联,也可以与一个MIMO通道关联。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

Virtex? FPGA? LTE仿真器? MIMO?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈