EDN China > 行业资讯 > 工业电子 > IC制造与封装 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

首款5nm测试芯片成功流片,半导体技术终将迈进5nm?

Cadence?? 2015年10月15日 ?? 收藏0
2015年10月14日,比利时微电子研究中心imec与全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS) 今天共同宣布,使用极紫外光(EUV)及193浸式(193i)光刻技术,两家公司携手完成对5纳米测试芯片的第一次成功流片。为生产该测试芯片,imec与Cadence对设计规则、单元库及布局布线进行了全面优化,并使用Cadence Innovus 设计实现系统达成对功耗、性能和面积(PPA)的最优化方案。利用处理器设计、EUV光刻及用于193i光刻的自对准四重图案成型技术(Self-Aligned Quadruple Patterning, SAQP),imec和Cadence成功完成一组流片的设计和测试。流片加工过程中,金属间距由公称32nm减至24nm,将间距排列推向新的极致。

9T单元库内的布局布线(红色:M2层;其他颜色:色彩剪切层)
9T单元库内的布局布线(红色:M2层;其他颜色:色彩剪切层)

Innovus设计实现系统是下一代物理设计实现解决方案,系统芯片(SoC)开发人员可以在保证最佳功耗、性能和面积(PPA)的前提下缩短上市时间。得益于大规模并行架构带来的突破性优化技术,Innovus设计实现系统可以在功耗、性能和面积(PPA)指标上提升10% 到20%,并实现最高达10倍的全流程提速和容量增益。

“开发5nm及以下高阶几何排列的过程中,与Cadence的合作发挥了关键作用。”imec制程技术资深副总裁An Steegen表示:“我们共同开发了核心技术,使该测试芯片使用高阶技术节点成功流片成为现实。Cadence的下一代平台使用便捷,为工程团队高效完成高级节点工艺规则的设计奠定了基础。”

“鉴于双方合作所取得的里程碑式胜利,Cadence与imec将继续致力于推动将金属间距排列技术应用在越来越小的节点上”。Cadence数字与 Signoff事业部资深副总裁Anirudh Devgan博士表示:“imec技术及Cadence的Innovus设计实现系统开创出我们独有的设计流程,为新一代创新型移动与计算机高级节点设计的开发奠定了坚实基础。”

关于Cadence

Cadence公司致力于推动全球电子设计的创新,在当今IC和电子领域具有举足轻重的地位。客户采用Cadence的软件、硬件、IP和服务,设计并验证尖端半导体、消费性电子产品、网络架构和通讯设备以及电脑系统。Cadence公司总部位于美国加州圣何塞,在全球各地设有销售处、设计中心和研究机构,向全球电子工业提供服务。

关于imec

得益于在ICT、医疗及能源领域全球合作关系中的影响及创新能力,imec是纳米电子领域的全球领先研究机构。imec亦为相关领域提供技术解决方案。在其独一无二的高科技环境中,imec的国际顶尖技术人员致力于改善生活水平,实现社会持续发展。imec总部位于比利时鲁汶,在比利时、荷兰、美国、中国、中国台湾,印度及日本均设有办事处。imec全球共有2,200名员工,其中包括近700名驻厂及客座研究员。2014年,imec营收(盈亏损益)为3.63亿欧元。

《电子技术设计》网站版权所有,谢绝转载


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

5nm? 测试芯片? Cadence?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈