EDN China > 设计实例 > 测试与测量 > 高速串行测试 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

高速电路设计中时序计算方法与应用实例

王剑宇?? 思科系统中国?? 2015年04月20日 ?? 收藏3

  3 源同步系统的时序计算

  源同步系统指数据和时钟是由同一个器件驱动发出的情况,下图是常见的源同步系统拓扑结构:

  该系统的特点是,时钟和数据均由发送端器件发出,在接收端,利用接收到的时钟信号CLK采样输入数据信号DATA。

  源同步系统的时序计算公式为:

  TCO(max) + (Tflight-data - Tflight-clk)MAX + Tsetup(min) < Tcycle (式1)

  TCO(min) + (Tflight-data - Tflight-clk)MIN > Thold(min) (式2)

  时序计算的最终目标是获得Tflight-data - T flight-clk的允许区间,再基于该区间,通过Vsig参数,推算出时钟信号和数据信号的走线长度关系。

【分页导航】


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

硬件电路? 高速电路? 时序设计?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈