EDN China > 设计实例 > 模拟设计 > 时钟/PLL > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) LVPECL终端的设计考虑因素

IDT 定时与同步部门高级应用工程师?? Phillip Wissell?? 2014年08月12日 ?? 收藏0

案例研究

在 ±5% Vcco 的条件下,针对每一个终端比较了业界现有的具有不同 Voh 和 Vol 值的两种不同的 LVPECL 驱动器。T 终端将针对每一种设备经过优化,设计为当 Vcco 为 -5% 时,逻辑 0 发射极电流至少达到 2mA,以实现切换速度与功率之间的最佳平衡。对于每一个案例,电子表格的值用 KVL 和 KCL 进行计算。为进行全面核算,计算出每个案例中驱动器和终端的功率。

如下图表 1 所示,由于可以自由选择 T 终端的 RTT,因而具有降低总驱动器电流的设计灵活性,同时还能保证最低的逻辑 0 发射极电流。Thévenin 终端的固定电阻值则不然。请注意固定器件 Thévenin 终端的 Vcco 和设备上的逻辑 0 发射极电流大波动。如果还考虑到设备处理和温度所带来的变化,两种终端之间的差异将变得更加巨大。

所有电流和电压均用 3.3V 电源数据表中的典型 Voh 和 Vol 值进行计算。由于该数据表无其他说明,Voh 和 Vol 随 Vcco 的变化假定为 1:1。因此,这些案例等同于设置 Rg/(β+1) =0。电流以 mA 单位,功率以 mW 单位。

表 1 Thévenin 和 T 终端两种不同驱动器之比较

结论

在集成电路技术效力远不如今的时代,LVPECL 作为一种高速输入输出标准面世。LVPECL 驱动器最后必需使用外部无源元件才能令人满意,但它必须设计为与驱动器的输出逻辑电平 Voh 和 Vol 相辅相成。众所周知,已有的终端网络有缺点。使用 Pi 或 T 电阻网络可以克服这些缺点,实现适应性更强、更加节能的设计。

【分页导航】

《电子技术设计》网站版权所有,谢绝转载


上一页12345下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

LVPECL终端? LVPECL驱动器? 低压正射极耦合逻辑?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈