EDN China > 设计实例 > 可编程器件 > FPGA > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 基于FPGA的全光纤电流互感器控制电路设计

/?? 2014年08月11日 ?? 收藏1

2.3 FPGA控制电路

FPGA是光纤电流互感器控制电路实现信号检测与闭环控制的核心。如图1所示,其主要功能是负责生成整个控制系统的控制时序;完成A/D采集控制及数据读取、存储;对采集到的数字信号按预定的解调和积分算法进行处理,将处理后的数据在发送到阶梯波生成算法的同时,经滤波处理之后传到UART串口控制模块,完成与计算机的数据通信;此外还要将阶梯波生成算法产生的数据与方波数据叠加后控制D/A转换器输出相应的模拟信号。FPGA控制时序如图2所示,电路上电复位后, FPGA程序加载并对外围A/D、D/A及其他程控电路及接口初始化;FPGA内部时序控制模块产生周期5 μs的调制方波,该调制方波通过D/A控制接口输出到D/A产生同样周期的模拟方波信号并控制后端光调制器上产生±π/2的相移,确保前端光纤传感部分的相位检测灵敏度最高;模数转换器前端输入信号是含有相位差信息的交流信号,该信号的高低电平差值与相位差成正比,通过检测该信号的高低电平差值就可以间接获得当前相位差值,从而根据前面所述理论获得对应电流大小,该信号周期与方波周期一致。FPGA通过时序控制单元控制A/D转换器在每个方波周期内对该信号高电平和低电平分别进行多次采样求平均后相减,获得该信号的解调信息即相位信息。由于前端光纤传感部分的相位差为0时表明实现一次闭环控制,因此,上述解调出的相位信息需要经过阶梯波生成算法将相位差信息转换为阶梯波台阶数据,再经过后端200 kHz固定方波和数字阶梯波叠加生成模块将该台阶数据与方波数据累加输出到D/A转换器,D/A转换器输出模拟信号驱动控制相位调制器产生抵消上述检测到的相位差信息,形成一次闭环控制。该处设计时应设计阶梯波累加判别程序,当阶梯波累加数据值超过驱动相位调制器产生2π相移时,应该减去相位调制器产生2π相移所对应值后再累加。由于该阶梯波台阶的高度反映了被测电流引起的相位差值,所以该值与被测电流也成线性关系,可将该值经数字平滑滤波后由FPGA内部设计的UART通信接口传输到上层控制界面用于计算当前被测电流的大小。

图2 FPGA闭环控制时序图
图2 FPGA闭环控制时序图

2.4 数模转换及驱动电路

该部分功能是把200 kHz固定方波和数字阶梯波叠加生成模块所输出的数字信号转变为模拟电压信号,经过功率驱动部分的放大和幅度调节控制相位调制器(在D/A满量程输出时,产生的模拟电压值为相位控制器半波电压的两倍),从而在光纤传感环中产生一个附加的反馈相移,抵消掉本次闭环控制周期内检测到的相位差。D/A选择主要考虑模拟信号输出建立时间、增益误差、输出线性度以及分辨率几个指标。D/A输出信号建立时间不仅对闭环控制带宽具有重要影响,而且当其建立时间较长时,会对输出阶梯波台阶的前、后沿影响很大,导致模数转换器前端输入信号的尖峰脉冲拉长,而有效采样时间窗口变短,因此建立时间越短越好。D/A的增益误差和输出线性度决定了输出模拟信号的误差和线性度,而模拟信号的误差和线性度施加在相位调制器上后或直接影响反馈相位的控制误差,因此需选择增益误差和输出线性度小的模数转换器。D/A的分辨率直接决定相位控制的最小分辨精度,其分辨率最好大于A/D的分辨率。设计中采用16位的高速D/A芯片AD9726实现该模数转换功能。由于该芯片为电流型输出,所以后端采用高速运放AD81l实现电流输出转电压输出和电压幅度放大功能。

【分页导航】


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

光纤电流互感器? 闭环控制? FPGA? 测量准确度?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈