EDN China > 技术文章 > 模拟设计 > 转换器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 强化无线通信滤波效果 连续时间ΔΣ调制器受瞩目

新电子 林宗贤/翁展翔/魏子安?? 2014年08月07日 ?? 收藏0

量化器设计着重节省功耗/硬件

在一般的过采样ADC中,通常量化器须要操作在采样频率,也就是整个ADC系统中的最高频率;而CTDSM也是过采样ADC的一种,所以应用在此系统的量化器,也会随着采样频率的上升而越显得耗电。加上如果因为速度上的考虑,使用多位快闪式(Multi-Bit Flash ADC)架构来实现量化器,量化器的硬件和功耗更是会随着位数的增加,而有显著的上升。

基于以上这些观察,就有许多方案提出不同方法来实现量化器,希望可以降低功耗以及硬件。基本的快闪式量化器架构如图11所示。

图11 快闪式模拟数字转换器架构
图11 快闪式模拟数字转换器架构

实现量化器的其中一种方法,是采用渐进式模拟数字转换器(SAR ADC)取代快闪式的架构,以实现量化器(图12)。因为SAR ADC的操作方式为一次比较一个位,并根据ADC的输出,反馈调整电容数组(DAC),可以产生对输入信号做相加减的运算,不像是快闪式ADC透过大量的比较器来得到最后的数字码。

图12 SAR ADC系统
图12 SAR ADC系统

SAR ADC一次只做一个位的比较,透过反馈调整参考电压后,再继续之后的比较,因此相较于快闪式ADC,可以大幅减少硬件,通常只需要一个比较器,以及一组电容数组;而且,电容数组如果分辨率要求不高(<6Bit),通常单位电容可以设计在10法拉(F)之下,相当节省面积以及功率消耗。

但正因为SAR ADC每次只比较一个位,所以操作速度上远比快闪式ADC来得慢。因此,若基于硬件功耗的考虑,采用SAR ADC来取代量化器,会使得CTDSM的采样频率受到限制,这也是采用SAR ADC作为量化器的缺点之一。

另外也有人使用Ring Oscillator来实现量化器,这个方法是先将信号转到频域上再做量化,详细操作已经在「环路滤波器」段落提及。

随着制程的演进,数字电路的操作速度越来越快。数字电路操作在相同速度,如果使用较先进的制程实现,功耗也会有明显的改善,因此有文献就提到可以使用时间数字转换器(Time to Digital Converter, TDC)来实现量化器(图13)。

图13 时域量化器
图13 时域量化器

此方法的操作原理是先将模拟信号透过PWM的电路转成时域信号(例如时域上的脉冲宽度),随着模拟信号的大小不同,对应到时域的信号上则是脉冲(Pulse)宽窄的不同,然后再将脉冲宽度输入TDC。

TDC通常是用一连串的Delay Cell实现,可以将不同的脉冲信号转换成数字码,因此PWM配合TDC就可以顺利将模拟电压转成时域的信号,并且进一步将其量化成数字码。

得利于数字电路随着制成的演进,功耗越来越低,操作速度也随之上升,此类型的电路在操作速度以及功耗上,亦能有更好的表现;但是,此电路的缺点一样受限于将模拟电压转换成时域信号电路PWM的线性度,用此电路来实现量化器时,如果线性度不好,就有可能会影响到整体CTDSM的表现。此外,TDC对环境温度以及操作电压的变异比较敏感,这也是问题之一。

简而言之,在这个段落介绍了不同量化器的实现方式,包含以快闪式ADC、SAR ADC、PWM配合TDC或是VCO-Based等,都是用来实现量化器的方法。图14可简单的归纳上述方法。

图14 用来实现量化器的方法
图14 用来实现量化器的方法

【分页导航】


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

连续时间ΔΣ调制器? 过采样? ADC? 环路滤波器?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈