EDN China > 设计实例 > 模拟设计 > 调谐器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 将无源器件连接到逻辑门

Glen Chenier?? 2014年06月10日 ?? 收藏2
数字门电路本质上是模拟的,因为它们使用的是晶体管。当然,这些晶体管工作在它们的极端导通条件下(这正是它们被称为“数字”的原因),但在逻辑状态转换过程中它们是纯模拟的。通过增加一些无源器件,你可以设计出许多种电路,比如电平转换器、倍频器、相位检测器、线路驱动器和脉冲变换器。

就拿形式最简单的连接门电路的无源器件来说吧。上拉/下拉电阻可以将未用的数字输入设置为确定的逻辑电平(对于分立型CMOS来说这是绝对必须的)。开路漏极/集电极/发射极输出也需要上拉/下拉电阻以模拟方式设置数字电平。

但如何将门与无源器件组合在一起用作定时或平均组件让人更感兴趣。最基本的占空比至模拟电平转换可以用一个简单的RC滤波器实现,见图1。

图1:将RC滤波器增加到一个逻辑门可以产生带纹波的电压值输出。
图1:将RC滤波器增加到一个逻辑门可以产生带纹波的电压值输出。

脉冲宽度调制(PWM)输出的是模拟直流电压值,这个电压值来自施加到RC滤波网络的连续高低逻辑电平之间的定时比例。从电容上的0V开始,每个连续的高电平都会使电容上的电压增加一点,直到经过大约5个RC时间常数后达到平衡。在平均过的直流电平上总是存在一个很小的纹波(图中有点夸张了)。为了得到最好的结果,脉冲频率要尽可能高,RC时间常数则尽可能长—与要求的稳定时间取得一致。

我们可以在最基本的数字类型的相位检测器中充分发挥这种效应(图2)。在锁相环中可以使用异或功能,因为经过RC滤波器滤波的输出电压直接正比于两个输入信号间的相位差导致的占空比。

图2:一个异或门、一个压控振荡器和一些无源器件组成了一个倍频器。
图2:一个异或门、一个压控振荡器和一些无源器件组成了一个倍频器。

将经过RC滤波器滤波的直流电平反馈到压控振荡器(VCO)可以将其频率锁定于参考频率。VCO输出和参考信号之间的这个相位差取决于VCO运行在与参考信号相同频率所需的电压值。

附带效果是异或相位检测器的频率翻倍功能。事实上,相同效应可以用于倍频器(图3)。

图3:利用一个异或门、一个运放、两个电容、一个电感和一个延时器实现的倍频器
图3:利用一个异或门、一个运放、两个电容、一个电感和一个延时器实现的倍频器

异或门输出端的逻辑边沿使LC振荡器起振,这个LC振荡器被调谐为在想要的谐振频率发生谐振。当异或门输出端是一个对称的50%占空比时产生奇数谐振,偶数谐振可以用时延线剔除,这个时延线用于设置合适的异或输出脉冲占空比,以便最大限度地得到想要的谐振信号。放大器将LC振荡器的振荡恢复到数字逻辑电平值。

【分页导航】

《电子技术设计》网站版权所有,谢绝转载


上一页1234下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

无源器件? 逻辑门? 占空比? 滤波器?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈