EDN China > 技术文章 > 可编程器件 > FPGA > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

克服FPGA电路板设计挑战

Michael Dunn?? 2014年06月05日 ?? 收藏2

关于引脚及其它

接下来可以认真考虑引脚分配这件大事了。同样,如果你的逻辑设计已经达到可以被编译的阶段,就让设计软件来提供帮助吧,或至少在做电路板之前验证你分配的引脚是可行的。你当然已经处理过明显的资源,比如根据供电电压划分I/O组,确保诸如LVDS、SSTL或内部50Ω终端等“特殊”引脚设置兼容它们所在的组和供电电压。

但在许多器件中存在更深层次的微妙关系:在“不要在单端信号的2个IC绑定焊盘内放置差分对”,或“类似于参考电压的输入必须距离时钟信号至少3个焊盘远”等字里行间隐含着复杂的规则。这些规则很容易让人发疯。如果让人不堪忍受,就让设计软件为你指出违例吧。如果你不这样做,那么这些问题肯定会让你疲惫不堪。

接地反弹或并发开关噪声(SSN)是另外一个考虑因素。由于FPGA的应用方式太多,所以供应商经常为最好的场景设计电源分配方案。如果你的设计要充分发挥I/O功能,比方使用数量很多的快速同时开关输出,那么你可能需要“减少”实际可以使用的引脚数量。尽量减小驱动和压摆率设置通常是一个好主意。设计软件也可能帮助进行SSN分析。我认为减小SSN的一个技巧是将未用引脚连接到地,然后在设计文件中将它们设置为输出,驱动‘0’。这些引脚将被用作伪地引脚,虽然质量没有真实地好。

【分页导航】

《电子技术设计》网站版权所有,谢绝转载


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

电路板? 开发板? 引脚分配? FPGA?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈