EDN China > 设计实例 > 模拟设计 > 时钟/PLL > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 一种改进型的CMOS电荷泵锁相环电路

/?? 2014年06月05日 ?? 收藏0
设计了一种宽频率范围的CMOS锁相环(PLL)电路,通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路,有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。另外,设计了一种倍频控制单元,通过编程锁频倍数和压控振荡器延迟单元的跨导,有效扩展了锁相环的锁频范围。该电路基于Dongbu HiTek 0.18μm CMOS工艺设计,仿真结果表明,在1.8 V的工作电压下,电荷泵电路输出电压在0.25~1.5 V变化时,电荷泵的充放电电流一致性保持很好,在100 MHz~2.2 GHz的输出频率内,频率捕获时间小于2μs,稳态相对相位误差小于0.6%。

锁相环(phase-locked loop,PLL)是一个闭环负反馈系统,能够准确地产生一系列与参考频率同相位的频率信号,是现代通信及电子领域中必不可少的系统之一,通常被用于频率合成、同步信号产生、时钟恢复以及时钟产生等。电荷泵锁相环(charge pump phase-locked loop,CPPLL)因其自身所具有的开环增益大、捕获范围宽、捕获速度快、稳定度高和相位误差小等优势,现已广泛应用在无线通信领域中。

在整个电荷泵锁相环系统中,电荷泵电路起着非常关键的作用。传统的电荷泵电路,其内部存在的一些非理想因素直接影响着整个环路的工作性能,如存在电荷泄漏、电流失配、电荷共享、时钟馈通等问题,会导致压控振荡器输出频率产生抖动和相位发生偏差。

本文首先介绍了锁相环系统的工作原理,其次重点分析了传统电荷泵电路存在的一些不理想因素,并在此基础上,提出了一种改进型的电荷泵电路,减小了锁相环的相位误差。此外,通过设计倍频控制模块,扩大了锁相环的锁频范围。

1 系统结构及工作机理

电荷泵锁相环通常由鉴频鉴相器(PFD)、电荷泵电路(CP)、低通滤波器(LPF)、压控振荡器(VCO)以及分频器(FD)构成。本文设计的锁相环系统结构如图1所示,环路具体工作原理为:通过检测PFD输入端的参考信号fref与环路反馈信号fdiv的相差和频差,输出相应的电压信号VUP和VDN,来控制CP的工作状态。电荷泵电路将UP和DN信号转换为压控振荡器的控制电压VC输出。VC通过LPF滤除高频分量,输出直流电平,最终作为压控振荡器的控制信号。随着鉴频鉴相器的两路输入信号间的频差与相差不断减小,VC为某一恒定的电压值时,环路达到锁定状态。

图1 电荷泵锁相环结构
图1 电荷泵锁相环结构

设计时增加了倍频控制(multiple frequencycontrol,MFC)模块,与分频器和压控振荡器配合使用,通过控制位的逻辑输入,一方面可以编程锁频倍数,控制整个环路的倍频数;另一方面可以控制VCO差分延迟单元的跨导,从而改变VCO的电压增益调节其输出范围。

图2 给出了图 1电路的线性等效模型。图中:Ip为电荷泵电流;F(s)为滤波器传输函数;KVCO为压控振荡器的增益;N为分频比;φin为输入参考相位;φout为输出相位;φdiv为分频后的反馈相位。

图2 电荷泵锁相环线性等效模型
图2 电荷泵锁相环线性等效模型

可推出整个系统的开环传递函数H(s)为



式中s为拉普拉斯变换式中的复变量,滤波器传输函数F(s)可以进一步表示为



式中:R,C1和C2分别是图1中相应的电阻和电容值。由式(2)可以看出滤波器传输函数F(s)为二阶线性系统,对于二阶线性系统来说,其传输函数的分母可以表示为ζ2+2ζωnn2,其中ωn是固有频率,ζ是阻尼系数。设计时为了减少环路的抖动,同时保证环路工作的稳定性,一般将环路固有频率ωn设计为参考频率的1/10~1/20,阻尼系数ζ设计为0.3~0.7。

【分页导航】


上一页1234下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

锁相环? 电荷泵? 鉴频鉴相器? 压控振荡器?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈