EDN China > 行业资讯 > EDA工具与服务 > 仿真与验证 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

Synopsys新验证编译器使产能提升3倍

EDNC?? 2014年03月27日 ?? 收藏0
Synopsys发布Verification Compiler验证编译器使产能提升3倍,下一代的创新软件为完整验证流程提供革命性的技术支持。

亮点:

包括静态和形式验证的新一代验证技术,使性能提升了5倍

将仿真、静态和形式验证,验证IP(VIP)、调试以及覆盖率技术完整地集成到同一个产品中,提高了性能和产能

建在易于使用的Verdi3调试平台上全新的、先进的SoC调试功能提高了调试效率

完整的低功耗验证功能,拥有自带的低功耗仿真、X-传递(X-propagation)仿真、新一代低功耗静态校验以及低功耗形式验证

将ARM AMBA 4 AXI4和AMBA5 CHI互连、以太网、MIPI、PCIe等等一系列技术的验证IP组合,与仿真和调试功能集成在一起,实现了最高的性能和产能

并发性验证许可使整体生产率提高了3倍

为加速芯片和电子系统创新而提供软件、知识产权(IP)及服务的全球性领先供应商新思科技公司日前宣布:其Verification Compiler验证编译器解决方案开始供货,该款新产品代表了业内为系统级芯片(SoC)验证技术和验证路线图描绘的一幅诱人前景。Verification Compiler是一种将新一代验证技术集成到一起的完整产品组合,其中包括先进调试、静态和形式验证、仿真、验证IP以及覆盖率收敛。将这些技术集成到一起实现了性能的5倍提升,同时调试效率也得到了大幅度的提高,使SoC设计和验证团队用同一个产品就能创建一种具有完整功能的验证流程。通过把新一代技术、集成化流程和独特的并发验证许可模型结合在一起,使Verification Compiler能够将整体产能提高3倍 —— 直接解决日益突出的SoC上市时间挑战。

“验证复杂度正以快于摩尔定律的速度不断增长,”NVIDIA公司负责GPU工程高级副总裁Jonah Alben表示:“为了应对这一点,业界需要诸如静态和形式验证等新一代的验证技术,同时还需要更好的集成化流程,这种流程可降低投资在不同验证方法上的成本。Synopsys的Verification Compiler提供了一幅美好的前景,其潜在发展可满足这些需求,同时将验证生产力提升到了一个新的水平,并将继续推动支持产业创新的开放接口。”

“Verification Compiler为验证描绘了全新的前景,”Cavium公司负责工程的企业副总裁Anil Jain说到:“我们正面临验证领域内的一个转折点,我们相信必然到来的修正措施不仅源于新的技术和大量的集成,而且也源于可以提供一个SoC验证流程所需要的所有技术的一种创新访问模式。通过Verification Compiler,Synopsys正在提供一种使这种远景变为现实的产品。”

“Altera的SoC是一些在行业中集成度最高的异构计算平台,它们将多核ARM处理器系统、浮点DSP模块、高带宽I/O和高性能的可编程逻辑结合在一个晶片上,”Altera公司负责IC工程的副总裁Ty Garibay表示道:“由于我们将SoC迁移到了集成在英特尔14纳米三栅极3D晶体管工艺上的第三代64位架构,我们使用的设计和验证工具必须实现无缝的操作运行和沟通,使我们能够利用通过统一的编译器和调试流程在RTL、UVM和嵌入式软件域内进行仿真和调试。Verification Compiler的推出是一项重大进展,将支持我们的设计团队去显著提高产能。”

《电子技术设计》网站版权所有,谢绝转载


上一页123下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

验证编译器? 工业以太网? Synopsys?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈