EDN China > 产品新闻 > 模拟设计 > 时钟/PLL > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

麦瑞半导体为PCIe市场推出新时钟管理系列

麦瑞半导体?? 2013年12月19日 ?? 收藏0
2013年12月17日―高性能线性和电源解决方案、局域网以及时钟管理和通信解决方案领域的行业领导者麦瑞半导体公司(Micrel Inc.)今天推出PL6020xxx和PL6070xxx时钟发生器及SY7557xL时钟分配产品。新产品可为PCI-Express(PCIe)基准时钟信号提供极低的相位噪声和业界领先的各路输出间相位偏差。新产品组合超越了目前第一代、第二代和第三代PCIe标准的要求,还支持降低电磁干扰扩频技术(SST)。该PCIe产品系列是对麦瑞半导体不断扩大的高性能时钟发生器和时钟分配产品的补充。用户可以联系当地麦瑞半导体代表或分销商订购样品。

麦瑞半导体为PCIe市场推出新时钟管理系列
麦瑞半导体为PCIe市场推出新时钟管理系列

麦瑞半导体的PCIe时钟发生器提供1路、2路、4路或8路输出,具有业内领先的低于200飞秒的相位抖动和50皮秒的各路输出间相位偏差。PL6070xxx还支持有利于降低电磁干扰的扩频技术。该时钟合成器接受25MHz的基频晶体或基准输入,并产生25MHz至200MHz的输出频率,在100MHz频率下偏移10kHz的相位噪声为-135 dBc。此外,该PCIe时钟合成器还支持2.5V和3.3V的供电电压,提高了设计灵活性,降低了功率耗散。

麦瑞半导体的新款SY75576L和SY75578L时钟缓冲器分别支持4路和8路输出,为现有和最新PCIe系统设计提供高性能解决方案。SY75576L和SY75578L为要求严格的PCI Express的服务器、存储和网络应用提供低于150飞秒的超低附加抖动和低于50皮秒的各路输出间相位偏差。该产品的卓越性能有助简化系统级设计和印刷电路板设计,加快产品上市速度。

麦瑞半导体时钟管理及通信业务部副总裁Rami Kanama表示:“最新推出的PCIe解决方案不仅拓展了我们的时钟和时钟管理产品组合,而且再次成为轻松超越第三代架构要求的性能最佳的时钟发生器和缓冲器解决方案。新产品组合的推出,表明我们致力于通过提供最全面的产品线,成为时钟管理市场的行业领导者。”

所有器件均适用于-40°C至85°C的工业温度范围。器件的封装符合绿色环保、RoHS和PFOS的要求。器件采用6引脚SOT(1路输出)、16引脚3mm x 3mm QFN(2路输出)、24引脚4mm x 4mm QFN(4路输出)或44引脚7mm x 7mm QFN(8路输出)封装。

《电子技术设计》网站版权所有,谢绝转载


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

PCIe市场? 时钟管理? 电磁干扰? 时钟发生器?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈