EDN China > 技术文章 > 嵌入式系统 > 存储器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 关于DDR3的对比研究

Biswaprakash Navajeevan?? Vivek Singh?? 2013年09月25日 ?? 收藏3

内存物理接口

尽管在控制器和内存物理层之间可以使用自定义的物理接口,但我们仍建议使用DFI兼容接口。DFI兼容接口可为控制器和物理层间提供标准化接口,从而降低成本且便于再利用;DFI兼容接口还可减少针对某厂商的整合工作量,并可实现从FPGA原型到ASIC的无缝迁移。DFI兼容接口的另一显著特性可参见DFI规范。

内存物理层

该模块通过ASIC管脚连接到内存系统,并根据DDR3电气规范与协议规范将数据操作拖放到该模块。除了包含控制DDR3接口信号所必需的逻辑外,该模块还支持其他特性,诸如自动读写均衡,用于时序控制的DLL,以及控制内存进入或退出各种低功耗模式等。由于本文篇幅有限,有关内存物理层的更多详细信息可参考厂商的数据表。

管脚校准

DDR3内存控制器也可配置ASIC管脚校准逻辑,使内存接口上的电压等级维持在适当水平。该逻辑的使用方式类似于DDR2内存的OCD校准特性,通过维持电阻网络中上拉和下拉电阻的平衡,使内存接口的电压等级在不同运行条件下都保持在适当的水平。

调试内存控制器

为完成调试过程,可使用下述组件或特性:

1.可以在控制器上运行多个状态寄存器,更好地了解当前控制器的状态和命令执行情况,还可引入中断信号来指示外部系统发生的关键事件。
2.可以在内存物理层增加用来指示DLL状态的观测寄存器,有助于确认与时序相关的问题。
3.可以在内存物理层执行环回操作,这将能够在不影响其他内存组件的情况下,不必对整个DDR控制器进行编程即可测试连接正确性和数据眼图生成情况。
4.可以在控制器中执行ECC,以检测并纠正内存中的数据损坏。

结论

简而言之,我们可以清楚地看到,尽管对当前DDR2内存的连接拓扑和控制器特性集做了一些强制性改变,但与DDR2内存相比,DDR3内存有着更显著的性能优势。如今,DDR3标准为DDR4标准所取代,通过降低工作电压和增加内存时钟频率,DDR4标准可确保更加高效的运行。此外,DDR4内存的典型工作电压为1.2V,支持的内存时钟频率范围为667MHz~1.6GHz,存储密度更高达16GB(DDR3内存仅为8GB),因而能够在改进能源经济性的基础上带来更高的性能。虽然DDR4是DDR内存标准最新最好的产物,但由于DDR4的普及率比较低,DDR3内存仍是目前最广泛应用的内存。

参考文献

1. JEDEC DDR3 SDRAM standard (JESD79-3F)
2. JEDEC DDR2 SDRAM standard (JESD79-2F)
3. http://www.rambus.com/us/technology/innovations/detail/flyby.html
4. http://www.design-reuse.com/articles/15699/ddr3-ddr2-interfacesmigration.html
5. http://en.wikipedia.org/wiki/DDR3_SDRAM
6. http://pdf.directindustry.com/pdf/elpida-memory/ddr3-sdrambrochure/34572-71260.html
7. www.elpida.com/pdfs/E0594E20.pdf
8. http://www.micron.com/products/dram/ddr3-to-ddr4

分页导航

? 第1页:DDR3内存? 第2页:FLY_BY拓扑结构
? 第3页:写入、读取均衡? 第4页:ZQ校准及动态ODT
? 第5页:专用复位管脚及低功耗模式? 第6页:DDR3控制器指南及访问接口
? 第7页:核心控制模块? 第8页:内存物理层、管脚校准及调试控制器

《电子技术设计》网站版权所有,谢绝转载


上一页1...345678下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

DDR2内存? DDR3内存? 读取均衡? SDRAM?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈