EDN China > 设计实例 > 模拟设计 > 时钟/PLL > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 锁相环揭秘

Antonio De Lima Fernandes?? 赛普拉斯半导体公司?? 2013年07月10日 ?? 收藏8

PLL设计的实施

如图4所示,虽然是最简单的原理图形态,但PLL却全面包含了图1中的全部基本模块。任何锁相环的核心均是压控振荡器(VCO)。所以我们从设计VCO开始:

VCO

VCO的工作方式简单明了。电流输出数模转换器(IDAC)可为电容器充电,电容器电压呈线性增长。当该电压增大至大于正输入(到比较器)时,迟滞比较器的输出电平降低。这样就会通过Pin_Clr短路电容到地。电容器放电时,比较器的输出再度回升,因此会发送上升沿到DFF(D触发器),并需要重新启用IDAC。DFF随即产生频率为比较器沿的一半、占空比为50%的输出时钟信号。


图5:压控振荡器原理方框图


图6:VCO比较器和电容器波形


图7:比较器输出


图8:电容器充电和放电


图9:低通滤波器

《电子设计技术》网站版权所有,谢绝转载


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

锁相环PLL? 时钟?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈