EDN China > 技术文章 > 模拟设计 > 时钟/PLL > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 正确理解时钟器件的抖动性能

/?? 2013年06月24日 ?? 收藏3

抖动滤除器件(Jitter Cleaner)

当输入噪声较大时,无法满足系统时钟的设计规格,此时可以采用抖动滤除器件对输入时钟信号进行噪声滤除,实现时钟同步的基础上输出低抖动的时钟信号,以满足系统抖动的应用要求。根据前面对锁相环噪声特性分析,抖动滤除器为了实现对输入时钟噪声的滤除功能,必须要用较窄的环路带宽,如几十Hz到几百Hz。

对于抖动滤除器件,多数应用场景是借助本地高性能的压控振荡器,如VCXO、OCXO等,可以把参考时钟输入的噪声滤除干净,锁相环输出优越于参考时钟抖动性能的时钟信号,如德州仪器的CDCE72010、CDCM7005、LMK02000系列的产品器件,图13是CDCE72010的一个典型相位噪声图。另外,一些集成锁相环和高性能VCO的时钟器件,如前面提到的CDCM6208、LMK03806等,也可以实现抖动滤除的功能,图14是CDCM6208作为抖动滤除功能应用时输出时钟的相位噪声特性,可以看到其均值抖动大概在1.2ps@(10KHz~20MHz),该测试用例所用到CDCM6208的环路带宽为60Hz。


图13 CDCE72010+125MHz VCXO输出相位噪声


图14 CDCM6208作为抖动滤除应用时相应的相位噪声性能

超高性能抖动滤除时钟器件

为了满足无线通信领域高集成度、超低抖动、低功耗的时钟器件应用需求,德州仪器是业界第一家推出了实现<300fs超低抖动输出的双级串行级联锁相环时钟器件,如LMK04000系列、LMK04800系列和LMK04906等,即可实现抖动滤除功能,也可实现时钟频率合成,被广泛应用于无线基站、微波通信和100GE数据通信领域。


图15 LMK04XXX系列双级级联时钟器件方框图

LMK04XXX系列器件内部结构如图15所示,包括PLL1、PLL2、集成VCO2、各个时钟路径的分频电路、输出时延调整和输出分发电路等,其中,第一级锁相环实现抖动滤除功能,实现输出时钟具有低抖动的近端噪声,而第二级锁相环利用内部集成高性能LC振荡器实现时钟倍频功能,可以实现超低抖动的远端噪声,从而获得整个频段范围都具有极其优秀的噪声性能。图16是LMK04906时钟器件的一个相位噪声例子,可以实现~100fs级别的抖动输出。


图16 LMK04906+VCXO输出相位噪声

总结

不管在高速有线通信系统、3G/4G的无线网络,还是在工业自动化控制系统、医疗系统以及终端消费产品和计算机产品应用中,时钟器件都是硬件电路设计中不可或缺的部件,而且时钟抖动性能往往是整个系统设计的关键参数,因此正确理解和选择适合系统应用的时钟解决方案是硬件电路设计的重要组成部分。本文详细介绍了各类时钟器件的抖动性能,旨在协助电路设计者甄别各类时钟器件的抖动性能规格,同时理解在不同应用条件下的时钟器件抖动规格差异,选择适合系统应用的时钟解决方案。德州仪器作为目前业界最广泛时钟解决方案的供应商之一,时钟产品包括单端、差分、零延时等时钟驱动器,多种类型的时钟合成器、抖动滤除器件,以及超高抖动性能的时钟器件,可以满足大多数时钟解决方案的设计需求。


上一页123456下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

时钟器件? 抖动?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈