EDN China > 设计实例 > 工业电子 > 运动控制 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 一种新型数字SPWM信号的设计与实现

韩顺锋?? 杜敏?? 辛玉玲?? 李嵬?? 2013年06月08日 ?? 收藏0

1.3脉冲消去模块

在产生的SPWM脉冲中,完整的SPWM脉冲序列包含了占空为从0~100%的脉冲,因此有些脉冲的宽度可以达到非常小,而实际上,过窄的脉冲是无用的,因为在这样短的脉冲持续时间内,后级的功率放大管是不能完全导通或关断,只会增加功率器件的损耗,所以必须删除这些不良窄波;如图4所示,第二路的 SPWM波形会出现比第一路SPWM波形小两倍死区时间的脉冲,如果某个脉冲已经在临界的宽度了,经过死区产生模块就会变成一个对后级的功率管来说过窄的脉冲,这也就是脉冲消去模块在死区模块后级的原因,它的作用是消去一些本来就有的和经过死区处理后的毛刺。处理后的波形如图6所示,图7为处理后的一对带死区的SPWM波形。


图6:脉冲消去后的SPWM波形


图7:SPWM的输出波形

不论采用这种方法产生的SPWM波形,还是利用加减计数器的方法来产生SPWM波形,经过脉冲消去模块,都会存在输出的两路SPWM脉冲不对称性问题,如图7所示,就是有可能其中一路的波形缺失或所对应的另一路波形出现缺失,但这个问题可以在脉冲消去后再加一个模块进行处理而避免;对于载波频率变小时负载谐波变大的问题可以参考器件参数采采用一定频率范围内的动态载波比和动态死区时间来解决。

2 结语

本文设计了一种基于FPGA的带死区的SPWM波形产生技术,对于SPWM的死区产生,一般都是应用加减计数器来实现,本文提出了一个新的选择,把死区产生模块融合到了比较模块中,利用波形平移技术,巧妙的产生了所要求死区时间的SPWM波形。生成的SPWM波形输出给后级的功率放大电路,检测系统负载上的电压和电流波形为较好的正弦波形,很好地满足了设计的要求。

分页导航

第1页:SPWM波形的FPGA实现

第2页:波形、比较器和死区产生模块

第3页:脉冲消去模块


《电子设计技术》网站版权所有,谢绝转载


上一页123下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

SPWM波形? FPGA?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈