EDN China > 行业资讯 > 工业电子 > IC制造与封装 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

Cadence和GLOBALFOUNDRIES合作改进20及14纳米节点DFM签收

Cadence?? 2013年05月14日 ?? 收藏0
全球电子设计创新领先企业Cadence设计系统公司近日宣布,GLOBALFOUNDRIES已携手Cadence,为其20和14纳米制程提供模式分类数据。GLOBALFOUNDRIES之所以采用Cadence模式分类和模式匹配解决方案,是因为它们可以使可制造性设计(DFM)加快四倍,这对提高客户硅片成品率和可预测性非常关键。

“我们已集成了Cadence模式分类技术,根据模式相似性将成品率不利因素分成若干模式组,包括不精确模式,从而提高了DRC+这一基于模式匹配的光刻签收流程的效率。”GLOBALFOUNDRIES DFM合伙人兼高级总监Luigi Capodieci表示。“创新的DRC+签收流程已成功应用于多款32和28纳米量产IC设计,现在,我们把它用在目前最先进的制程尺寸上。”

Cadence模式分类技术让GLOBALFOUNDRIES能将几十万个成品率不利因素、制程热点、及硅片故障归类为便于使用的模式库。Cadence模式搜索和匹配分析内嵌于Cadence光刻物理分析器、物理验证系统、统一的Virtuoso?定制/模拟及Encounter?数字实现系统解决方案。这为GLOBALFOUNDRIES的客户提供了灵活性,使其能够利用Encounter与Virtuoso中的设计中签收模式匹配及自动修复,建立与全芯片签收流程百分之百的对应关系,并且已成功应用于数款先进节点量产芯片。

对使用Cadence设计工具的GLOBALFOUNDRIES客户来说,这一经过硅片验证的DFM流程易于使用,并能和Cadence的定制、数字、及全芯片签收流程无缝整合。将基于模式匹配的DRC+集成到Virtuoso版图套件中,实现了强大的、设计期正确的方法,并实现了不良模式的精细化避免和自动修复。Encounter数字实现系统已经能够精确并快速地找出并修复100%的DRC+违例,而不会引入额外的DRC或DRC+违例,并已成功应用于数款28纳米的设计。

“DFM在芯片开发和制造之间充当着越来越重要的纽带,并能在硅片成品率和可预测性方面起重大作用。”Cadence芯片实现集团高级副总裁徐季平表示。“Cadence模式分类技术帮助GLOBALFOUNDRIES客户设定并达到很高的成品率期望,确保他们从复杂设计中获得尽可能高的回报。GLOBALFOUNDRIES承诺在20、14纳米及后续制程节点使用我们的技术,我们对此表示感谢。”

《电子设计技术》网站版权所有,谢绝转载


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

FPGA? 14纳米? 光刻签收流程? IC设计?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈