这些紧耦合扩展采用DSP存储器和协处理器之间独特的自动低延迟数据通信管理来实现,以期最大限度地减少DSP干预,并且实现真正的并行协处理功能。CEVA将这些TCE作为完全集成和优化的调制解调器参考架构的一部分来提供,针对面向用户设备、基础架构和Wi-Fi应用的获授权厂商,旨在降低总体功耗并大幅减少客户的开发成本和上市时间。
CEVA市场营销副总裁Eran Briman评论道:“ 今天推出的一系列用于CEVA-XC的技术将大幅改善面向无线应用的多内核DSP SoC设计的性能、降低功耗、并缩短上市时间。在制订规范过程中,我们与手机和基础架构市场的业界领导厂商密切合作,确保我们的IP超越无线行业所需的严苛规范要求。我们结合MUST多内核系统技术,支持矢量浮点运算,同时全面支持ARM最新互连协议和大型特定功能紧密耦合扩展集,进一步增强了CEVA在通信DSP技术方面无与伦比的领导地位,并且为开发用于LTE-Advanced、Wi-Fi等应用的高性能系统提供了全面的解决方案。”
《电子设计技术》网站版权所有,谢绝转载
??
??
??
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
??
??

多内核系统技术?
处理器?
多内核SoC?
CEVA?