EDN China > 行业资讯 > 嵌入式系统 > 存储器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

JEDEC 发布DDR4存储器标准

JEDEC固态技术协会?? 2012年09月28日 ?? 收藏0
微电子产业标准机构JEDEC固态技术协会今天初始发布广为业界期待的DDR4内存标准。JEDEC DDR4 (JESD79-4) 内存标准的制定旨在提高性能与可靠性的同时降低功耗。因此,相较于此前的DRAM内存技术,DDR4代表着实质性的进步。新的DDR4 标准现可通过JEDEC官方网站免费下载。

DDR4 标准提供了一系列创新性功能设计,旨在提高操作速度并支持在服务器、手提电脑、桌面电脑以及消费电子等多种产品上的广泛应用。在其诸多优势之外,该新标准的一个设计目标是简化迁移过程并支持全行业统一标准的采用。

为了帮助业界理解并及早采用DDR4标准,JEDEC 将于10月30 - 31日在美国加州圣克拉拉市举办为期两天的DDR4技术培训会。 培训会的注册与日程安排信息见:http://www.jedec.org/ddr4workshop。

DDR4每管脚传输速率设定为每秒1.6千兆至最高每秒3.2千兆的初始目标。鉴于DDR3 标准曾经超过了当初设定的每秒1.6千兆的目标速率,可以预料的是,在未来DDR4的版本更新时更高的传输速率等级可能被添加。其他与计划的速率等级紧密交织,支持设备性能与应用采纳的特性包括: DQ总线上的伪漏极开路输出接口、每个DQ每秒2,667MT及以上的降档模式、 存储库群架构、 内部生成的VrefDQ 以及改进的培训模式。

DDR4 是带两个或4个可选存储库群的8n 预取架构。该种设计允许DDR4存储器设备在每个单独的存储库群分别运行激活、读取、写入或刷新等操作。该设计还将提高总体存储器效率与带宽,特别是当所用存储颗粒较小时。

此外,DDR4的设计使得堆叠存储器件在整个技术生命周期内都可能是关键因素。多达8个存储器件的堆叠可能只有一个单一的信号负载。

负责该标准制定的JEDEC JC42.3小组委员会主席乔?麦克利指出:“JEDEC DDR4 标准的发布是全球存储器件、系统、部件以及模组生产商多年不懈努力的结果。该项新标准将推动下一代系统实现更高性能,大幅度提高封装密度与可靠性,同时降低功率消耗。”

“产业界期盼该标准的发布已经有些时日了,” JC-42委员会主席,澜起科技执行付总裁罗丹盛指出。“已发布的标准将为DDR4标准器件的早期采用者提供必要的关键信息。随后的发布将计划包括在本次发布时尚未最后确定的内容信息。同所有JEDEC标准化活动一样,我们非常欢迎产业界的广泛参与。

产业对DDR4的支持

“在JEDEC DDR4规范完成之后,三星将继续提供高性能、低功耗的DRAM解决方案,以便推动最先进的下一代绿色IT系统的发展。” 三星电子存储器产品规划、应用与工程,器件解决方案高级付总裁Byungse So指出。 “我们将继续同全球客户一起努力,开发节能的经济性IT系统,开拓主要存储器市场,支持最先进的计算模式与解决方案。”

"DDR4标准的发布是一个伟大的里程碑,标志着下一代DRAM存储器的推出。"美光DRAM市场营销付总裁罗伯特?福尔乐指出。 "在性能与功耗方面的进步使得DDR4成为下一代企业与消费者产品的有吸引力的存储解决方案。我们将期待着该技术被推向市场。"

《电子设计技术》网站版权所有,谢绝转载


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

DDR4内存? 固态技术? JEDEC固态技术协会?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈