EDN China > 技术文章 > 可编程器件 > FPGA > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

赛灵思异构3D技术详解

陆楠?? EDNChina?? 2012年07月03日 ?? 收藏1
继Virtex-7 2000T之后,赛灵思日前又推出一款7系列的高端器件Virtex-7 H580T,这是全球首款异构3D FPGA,该技术是在堆叠硅片互联(SSI)技术的基础上,对FPGA和28Gbps收发器的整合方式进行了创新。赛灵思亚太区市场及销售副总裁杨飞表示,从处理器到数模混合再到IP资源的整合,赛灵思提供的已经不仅仅是FPGA器件,而是AllProgrammable的平台。

从性能上看,Virtex-7 HT系列是业界带宽最高的 FPGA,最多可提供16个28Gbps收发器和72个13Gbps收发器,也是唯一能满足关键Nx100G和400G线路卡应用功能要求的单芯片方案。首先供货的Virtex-7 H580T拥有8个28Gbps收发器,该器件结合了赛灵思先进的100G变速机制(gearbox)、以太网 MAC、OTN和Interlaken IP,可为客户提供不同的系统集成,从而满足他们在向CFP2光学模块转型时对密度、功耗和成本的要求。 那么,Virtex-7 H580T和Virtex-7 2000T究竟有哪些不同呢?杨飞表示,同样是3D工艺器件,Virtex-7 2000T是将4片28nm FPGA管芯堆叠,从而搭建出68亿个晶体管200万门规模的强大器件。在Virtex-7 2000T中,高速串行收发器与FPGA是同在一个28nm的die上,而28Gbps收发器在40nm工艺上表现甚佳,所以目前最理想的做法是采用40nm的28Gbps收发器。Virtex-7 HT器件就是将3片28nm FPGA管芯(内置72个13Gbps收发器)和16个40nm的28Gbps收发器(共2片,每片8个置于FPGA管芯阵列的两侧)进行堆叠互联。从性能上看,Virtex-7 2000T拥有最高的逻辑资源(适用于原型验证、ASIC替代和一些前沿应用的算法实现等),Virtex-7 H580T则在收发器数量和带宽上具有更高的表现,这也与其产品定位有很大关系。

赛灵思全球高级副总裁兼亚太区执行总裁汤立人表示,模拟工艺并不完全能跟随摩尔定律走,赛灵思的异构3D工艺中,65nm工艺的金属连接层本身是被动组件,可以自由搭配40nm和28nm工艺的数字和模拟器件,降低了集成的难度,避免了散热的难题。“从CFP2光学模块接口要求的抖动特性眼图实测效果看,Virtex-7 H580T表现完美,”汤立人说,“目前市面上还未见有同样性能的器件,有号称可提供4个28Gbps收发器的FPGA实际是能跑到25Gbps,并且其眼图表现不好。”

Virtex-7 H580T器件采用异构3D结构提供独立于核心FPGA的28 Gbps收发器,保证了整体信号完整性并提升了生产力。
Virtex-7 H580T器件采用异构3D结构提供独立于核心FPGA的28 Gbps收发器,保证了整体信号完整性并提升了生产力。

杨飞表示,FPGA和收发器分属数字和模拟的不同工艺,Virtex-7 HT器件的这种异构化设计使赛灵思能够随意选择核心FPGA和28Gbps收发器芯片,这可以减少28nm工艺下,搭载高速收发器的FPGA的漏电问题带来的影响。另外,异构3D的结构,使得28Gbps收发器独立在FPGA外,因而噪声隔离效果卓越,实现了最佳的整体信号完整性和系统余量,并加快了设计收敛,加速产品上市进程。

Virtex-7 HT可以说是为高速和高带宽的通信系统度身定做,如CFP2模块的线卡。杨飞表示,为了升级网络,解决数据用量的几何级增长带来的挑战,通信产业正在改善光学模块的功耗和端口密度,同时还要降低单位比特的成本,由CFP向CFP2以及未来CFP4光学模块发展是产业趋势。Virtex-7 HT是唯一一款能在逻辑容量和I/O速率上同时满足更高处理能力线路卡要求的FPGA单芯片解决方案,能够满足Nx100G和400G线路卡设计的需求,能支持多达4个IEEE 100GE gearbox,而且能在同一FPGA中选择集成高级调试功能、OTN、MAC或Interlaken IP,无需独立的gearbox和ASSP器件。杨飞表示,Virtex-7 H580T能够在单芯片上实现2×100G OTN转发器,与其相比,以ASSP为基础的方案还有一年多才面世,需要5个器件来实现同等功能,而且功耗至少增加40%,成本增加50%,并且没有差异性。此外,将于明年1季度推出的Virtex-7H870T器件已经能够支持400GE(目前唯一的单片方案)16个25Gbps接口的模块。这样就能降低整体功耗和材料成本,而且能够随着协议的不断变化提供更灵活的方案。

虽然赛灵思所使用的台积电的这种3D工艺并非排他性技术,但由于涉及器件电路的重新设计和布局,所以并非简单的移植就可用。汤立人表示,简单来讲,要用SSI技术,必须将管芯之间的互联由原来的I/O口互联(该模式无法满足超大规模器件对效率的要求),更改为由中间的金属互联层进行(互连效果相当于同一个die,延迟只有1ns),这涉及到设计方法学和整个产品平台策略的革命,非一朝一夕可以完成。赛灵思从2006年开始导入计划,历经5年时间方才大功告成,这意味着其他公司要想使用该技术研产,面临的挑战十分巨大。

《电子设计技术》网站版权所有,谢绝转载


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

Virtex-7 H580T? 3D异构? 赛灵思? 堆叠硅片互联技术?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈