EDN China > 设计实例 > EDA工具与服务 > 仿真与验证 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

数字集成电路设计中的硬件加速验证技术

2012年01月30日 ?? 收藏0

由图3可以看到,与传统的HDL仿真器在仿真器中完成整个仿真过程不同,硬件加速验证系统首先利用系统管理工具将HDL仿真器产生的编译文件通过接口任务,如PLI,FLI,VHPI等传递到硬件加速板的驱动,再由驱动将这些数据转化为硬件加速板所能接收的特定格式,这样待加速验证的模块便被配置到硬件加速板上的主FPGA芯片中,进而根据在系统管理工具中设定的仿真要求实现加速仿真。加速仿真结束后,与前述的过程类似,再由硬件加速板的驱动读取加速仿真结果,并通过接口任务传递到HDL仿真器中进行观测和调试,观测和调试的过程与传统的HDL仿真器一样。

由于将原本在HDL软件仿真器中完成的仿真任务下载到实际的硬件中完成,这类硬件加速验证系统能在很大程度上加快仿真速度,提高仿真效率。特别是针对较大规模的设计电路,这一效果尤为显著。这是因为随着设计规模的增大和运算复杂程度的提高,在传统HDL软件仿真器中的仿真时间基本是呈指数速度增加的,所以到了一定程度,其速度之慢,等待结果时间之长是无法忍受的。而在硬件仿真器中,无论设计的规模有多大,复杂度有多高,其运行时间相对于测试向量的运行时间是基本一样的。

3现有商用硬件加速验证系统及其比较

正是由于硬件加速验证系统在减少大规模设计中仿真时间的突出性能,其在实际应用中也开始扮演越来越重要的角色。为了顺应市场的需要,各大EDA厂商也不断推出各具特色的硬件加速验证系统,主要有Mentor Graphic的VStation,Aldec的HES,Cadence的Palladium以及EVE的ZeBu等。

Mentor Graphic的VStation是业内最高端、性能最好的硬件加速验证系统之一。其专利Virtual-Logic综合技术及Virtual-Wires技术使得设计得以自动划分和综合到硬件设备上。VStation具有强大的分析和调试功能,提供了类似软件仿真器的调试界面,使得用户可以基于RTL代码进行调试。VStation设计容量大,可容纳多达30 M门的设计,并可以接受任何宽度和长度的数据流作为测试激励进行验证。

Aldec的HES采用增量原型技术,在每一个设计阶段都可以把设计下载到硬件中,随着下载到硬件中设计比例的增加,仿真速度越来越快。利用HES仿真的时间主要取决于在HDL软件仿真器上运行模块的速度,当整个设计全部被配置人HES时,所需要的验证时间基本上就是测试平台在HDL软件仿真器上运行的时间。

Cadence的Palladium是其推出的集成验证平台Incivise的主要组成部分。Palladium在一个统一系统下支持仿真加速和in-circuit仿效,并支持多用户和远程

控制。

EVE的ZeBu采用FPGA和存储资源相互独立的技术来配置设计和可重构的测试平台,使得在新的激励下原有的设计不再需要重新编译,且只有修改过的FPGA部分需要重新布局布线。

4基于硬件加速验证技术的验证流程

基于硬件加速验证系统的验证流程可以大致划分为编译、划分、综合、实现和调试等5个步骤,如图4所示(此流程基于Aldec的HES)[3]。为方便比较,图示上半部分即为传统HDL仿真器的仿真流程,由此可以直观地看出基于硬件加速验证系统验证流程的不同点。

基于硬件加速验证技术的验证流程

(1)编译:这一步在HDL仿真器中完成。在这一步中,读入源程序和测试平台,完成对其的语法检查,产生编译结果文件,并将其转化为特定的数据格式供后续使用。

(2)划分:这一步在硬件加速验证系统的系统管理工具中完成。在这一步中,首先读入第一步产生的含有编译信息的数据文件。之后,根据实际需要分配软、硬件的仿真任务,即决定哪些模块是要在硬件加速板中进行加速仿真的,哪些模块是留在HDL仿真器中进行软件仿真的。典型的做法是将可综合部分放人硬件加速板中进行加速仿真,而将不可综合部分,如测试向量等留在HDL仿真器中进行软件仿真。合理的分配可以避免软、硬件的相互等待,对提高仿真效率有着重要意义。由于一般的硬件加速板上都含有存储器单元,故设计中的RAM,ROM等存储模块可以直接在硬件加速板中进行加速仿真,而不再需要传统的仿真模型。

(3)综合:这一步在硬件加速验证系统的系统管理工具中完成。在这一步中,调用预先设定的综合器,如Syplify,DC-FPGA,XST等对指定的待硬件加速仿真模块进行综合,产生门级网表(EI)IF格式)供下载实现。

(4)实现:这一步在硬件加速验证系统的系统管理工具中完成。在这一步中,调用适配下载工具(视硬件加速板的FPGA芯片而定,如Xilinx的ISE,Altera的Quartus等)对设计进行布局布线,并产生返回到HDL仿真器中进行调试的数据文件。

(5)调试:这一步返回到HDL仿真器中完成。在这一步中,执行上一步产生的数据文件(此文件实际上是一个批处理文件),完成加速仿真,最后进行观测、调试。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

仿真器? ModelSim? FPGA?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈