EDN China > 技术文章 > 模拟设计 > 转换器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 用于高速ADC的串行接口

2011年11月18日 ?? 收藏0

凌力尔特公司提供的所有这些串行 LVDS ADC 都可用配备了 VITA-57 FPGA Mezzanine 连接器 (FMC) 的演示版进行评估。运用强大的 PScopeTM QuikEvalTM II 软件,工程师还能评估多个并行输入通道的性能。PScope 软件是凌力尔特公司的高速 ADC 评估软件。就一个简单的程序而言,它用几秒钟就能完成复杂的计算。PScope 软件使工程师能快速和容易地评估信噪比 (SNR)、无寄生动态范围 (SFDR)、总的谐波失真 (THD) 以及高速 ADC 的其他关键参数。PScope 这一工具还可以执行更复杂的计算,如计算两个单音测试的互调失真,或者计算按动按钮时扩展频谱信号的相邻通道功率比 (ACPR)。它还支持诸如 LTM9011 等多通道 ADC,从而允许同时测量 8 个 ADC 通道。

图 5 是一个屏幕截图,显示了 PScope 数据收集与分析软件工具的强大功能。

凌力尔特的 PScope 数据转换器分析软件
图 5:凌力尔特的 PScope 数据转换器分析软件

JESD204 高速串行接口

8B/10B 编码当初是由 IBM 于 1980 年发明的,该编码无需帧时钟和数据时钟,这使得在高于 2GHz 的串行数据速率时,能实现单条传输线对通信。8B/10B 编码的独特特性允许将数据时钟嵌入于数据本身之中,并通过初始帧同步,用 COMMA (逗号) 字符与帧一起保持。为了以标准化方式实现这种编码的数据转换器接口,JEDEC 规范 JESD204 定义了所需的协议和电特性,这使得新一代更快、更准确的串行 ADC 得以实现,如凌力尔特公司具 77.6dB SNR 和 100dB SFDR 的 16 位、105Msps ADC LTC2274。JESD204 接口利用很多高性能 FPGA 上提供的 SerDes 端口,腾出了通用 I/O 用于其他功能。缺点是 ADC 上的电流模式逻辑驱动器消耗比 LVDS 驱动器大得多的电流。另外,还必须有足够的 SerDes 端口可用,以容纳所有 ADC 接口。

与典型 6 线串行传输相比的优势

8B/10B 编码数据因其行程长度有限,故而适合于时钟恢复电路。另外,由于它采用 DC 平衡,因此还可适应 AC 耦合。8B/10B 编码需要进行从一个 8 位组至一个 10 位代码组的变换。在每个代码组中,“1”和“0”的数量之差从不超过 2。通过监视连续代码组中的“1”和“0”的数量,可以计算出运行差异。发送器和接收器利用该差异对数据编码和解码。对于每个输入八位组,存在两种可能的 10 位输出代码。选择哪种代码进行传送取决于运行差异,并旨在保持“1”与“0”的平均数量相等。8B/10B 编码的这种特性可确保信号的 DC 偏移为零。当数据被编码时,将对其进行串行化和传送 (始于第一个代码组的“0”位)。JESD204 规范要求第一个代码组对应于数据的最高有效字节。第二个代码组对应于数据的最低有效字节。这两个代码组组合起来形成一个数据帧,从而构成一个样本。一个 16 位 ADC 将被编码为两个 10 位代码组,然后与采样速率相乘以确定两线式串行数据流的位速率。16-bit 105Msps LTC2274 在编码之后可产生一个以 2.1Gbps 速率进行传输的串行数据流。在此速度下,8B/10B 编码及其独特特性使得能够通过一个两线式接口可靠地传输串行数据。

JESD204 串行接口对于成本敏感型应用最有意义,在这类应用中,FPGA 引脚数量决定了设计的成本。医疗成像等多通道应用将从引脚数量减少中受益,因为易于布线并额外节省了空间。

结论

选择串行 LVDS 还是选择 JESD204 接口标准,将取决于 FPGA上 SerDes 端口的功耗要求和可用性。如果考虑到便携性,那么串行 LVDS 最适合采样率高达 125Msps、分辨率高达 16 位的多通道 ADC。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

LVDS? JESD204? 医疗成像?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈