EDN China > 技术文章 > 模拟设计 > 转换器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 用于高速ADC的串行接口

2011年11月18日 ?? 收藏0
在诸如核磁共振成像 (MRI)、超声波、CT 扫描仪、数字 X 射线等医疗应用中,经常需要使用有很多通道的模数转换器 (ADC) 对大量数据采样。用串行接口来获取采样数据可减少 ADC 与 FPGA 的引脚数。此外,高速串行接口布线可节省电路板空间。由于电路板资源十分稀缺,FPGA 引脚也是非常宝贵的资源,所以与并行接口相比,串行数据转换器接口的优势是显然的。今天,有两种适用于高速数据转换器的串行接口可供选择。第一种选择是串行时钟-数据-帧 (CDF) 接口,该接口整合了串行化 LVDS (低压差分信号) 数据流以及差分时钟和帧时钟,其中差分时钟用于准确地收集数据,帧时钟用于建立数据采样的边沿。第二种选择是采用 JESD204 标准,在该标准中,时钟嵌入到 Gbps 级高速两线串行数据流中。这两种接口均有各自的优缺点。由于用来驱动高速 JESD204 接口的电流模式逻辑 (CML) 对需要较大的功率,所以串行 LVDS 是实现功率较低且有大量通道的便携式设计的首选。但是在串行 LVDS 不适用的场合,JESD204 接口就可以发挥作用。

串行LVDS 的优势

串行 LVDS 输出格式减少了 ADC 和 FPGA 之间所需的数字 I/O 数量,节省了 FPGA 引脚、电路板面积和成本。此外,通过在数据转换器上采用串行接口,数据转换器所需的引脚数量也大大减少了,从而可实现尺寸小得多的封装尺寸。这种优势在有很多通道的设计中得到了充分的显现。采用串行 LVDS 接口还是采用并行接口则取决于应用能否承受较大的功耗,以及 FPGA 是否有能力处理高速数据流。LTC2195 是一款 16 位、125Msps 双通道 ADC,具串行 LVDS 输出,每通道功耗仅为 216mW。不过,与使用双通道并行输出版本 LTC2185 (参见图 1 中的完整产品系列图) 相比,串行 LVDS 接口每通道多消耗 31mW 功率。这个 16 位高速 ADC 系列提供了卓越的 76.8dB 基带 SNR 性能以及 90dB SFDR,同时在使用 1.8V 电源时,功耗非常低。

凌力尔特的 16 位低功率、高速 ADC 系列
图 1:凌力尔特的 16 位低功率、高速 ADC 系列

就高速 ADC 而言,协调数据时钟、帧时钟和数据时,通常发送器和接收器均需要一个锁相环 (PLL),以正确协调数据时钟。在 GHz 速率时,这种协调非常困难,而且数据传输速率主要受到接收器的限制。最终,在高于 1GHz 时,一般不采用这种 6 线串行发送方法,从而限制了 ADC 的速率或说限制了 ADC 的分辨率。

就一个 16 位高速 ADC 而言,这就将采样频率限制到 62.5Msps。为了实现更高的采样频率,每个 ADC 通道可以采用两个或 4 个“线道”。使用两“线道”时,串行数据速率减半,奇数位和偶数位分开,进入两个串行数据流差分对。采用双“线道”模式时,16 位 125Msps ADC 将提供 1Gbps 的串行输出数据速率。LTC2195 串行 LVDS 系列多提供一种 4“线道”模式,允许低得多的 500Mbps 数据传输速率,在该模式时,每通道使用 4 个差分对,总共有 20 条线,其中包括差分帧和时钟对 (参见图 2)。这允许与较低价、较低速的 FPGA 连接。为了正确理解所需的数字输出线数量,再看一下采用并行 LVDS 输出的情况,这时每通道将需要 32 条线。今天,市面上已经有具双数据速率 (DDR) LVDS 输出的 ADC 了,这类 ADC 每通道仅需要 16 条线。使用这种器件,输出端的数据速率将是采样频率的两倍。诸如 LTC2185 等双通道 16 位 ADC 还提供可供选择的 DDR CMOS 输出,这将所需数据线的数量减少到每通道仅为 8 条。当考虑使用诸如 16 位 125Msps LTC2165 这类单通道高速 ADC 时,提供串行 LVDS 接口就不再有意义了,因为在所需数据线的数量上没有差别。DDR CMOS 采用 8 条并行输出线,而两“线道”串行 LVDS (由于采样率高于 62.5Msps,所以需要) 也采用 8 条线 (4 条线用于数据,4 条线用于数据时钟和帧时钟)。此外,串行 LVDS 增大了设备的功耗,这是便携式应用担忧的一个问题。

16 位低功率 ADC 系列的数字输出配置
图 2:16 位低功率 ADC 系列的数字输出配置

就高通道密度医疗应用而言,凌力尔特现在提供 8 通道 14 位 125Msps ADC LTM9011-14,这款新的低功率器件采用紧凑型 140 引脚 11.25mm x 9mm BGA 封装,提供 73.1dB 的信噪比 (SNR) 性能以及高于 -90dBc 的通道隔离。为了实现最佳性能,也为了节省空间,该器件还靠近芯片集成了所有必要的旁路电容。在 125Msps 时,功耗仅为每通道 140mW。80Msps (LTM9009-14) 和 105Msps (LTM9010-14) 版本每通道分别消耗 94mW 功率和 113mW 功率,更低采样率、更低功耗的版本正在开发之中。针对便携式应用,LTM9011 系列提供可将功耗降至仅为 2mW 的休眠模式。LTM9011 提供串行 LVDS 格式,并面向高于 62.5Msps 的采样率提供双“线道”输出模式。LTM9011 8 通道系列以低功率、14 位和 12 位、25Msps 至 125Msps 串行 LVDS 4 通道 (LTC2175) 及双通道 (LTC2268) ADC 系列为基础,具类似的性能特点 (参见图 3)。新的美国出口管理条例已经改变了这些器件的分类,这些器件的出口控制分类号 (ECCN#) 已经从3A001 改为不那么严格的 ECCN# 3A991 了。这些器件以每 Msps 仅超过 1mW 的超低功耗,提供了无与伦比的性能,可保持很多医疗应用的便携性。如需获得不受美国出口管制条例限制的高速 ADC 产品完整列表,请访问:www.linear.com.cn/hsadc_nolicense。

具串行 LVDS 输出的 14 位 / 12 位、25Msps 至 125Msps 四通道 / 双通道 ADC 系列
图 3:具串行 LVDS 输出的 14 位 / 12 位、25Msps 至 125Msps 四通道 / 双通道 ADC 系列

对于在 ADC 和逻辑器件之间布设高速数字线的挑战,数字设计师也许太熟悉了。设计师必须极其小心地确保在高速走线之间有足够的间隔,以及确保数字信号不跨越模拟边界。布局不佳会导致数字开关噪声反馈回 ADC 的模拟输入,从而引起系统总体性能下降。LTM9011 系列提供了直通式引出脚配置,从而减少了布设数据 I/O 线所需占用的电路板面积,并简化了布局,可最大限度地减少与数字反馈相关的问题 (参见图 4)。其他选项包括降低数字反馈的数据输出随机函数发生器、7 个可编程 LVDS 输出电流值、内部 100Ω LVDS 输出终端电阻器、以及数字输出测试码型。这些配置可以非常容易地通过 SPI 或硬连线设定,以实现更小的操作模式组。

14 位、 80Msps 至 125Msps、 8 通道 ADC 提供直通式引出脚,以易于布设至 FPGA 的走线
图 4:14 位、 80Msps 至 125Msps、 8 通道 ADC 提供直通式引出脚,以易于布设至 FPGA 的走线


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

LVDS? JESD204? 医疗成像?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈